面向片上网络路由器漏流功耗优化的自适应缓冲管理策略

随着单芯片上集成处理器数量的增加,片上网络逐渐成为多核处理器中非常有前景的互连结构.互连网络成为片上多处理器功耗的重要消耗部件之一.而输入缓冲器是路由器漏流功耗的最大消耗单元,采用门控电源是降低其漏流功耗的有效手段.自适应缓冲管理策略能够根据网络中通信量,自适应地关闭/打开缓冲的一部分,从而降低路由器漏流功耗.而为了减小对网络延迟的影响,该策略中采用的提前唤醒技术能够隐藏缓冲的唤醒延迟.在网络注入率较低情况下,两项缓冲不关闭策略下的网络延迟几乎不受唤醒延迟影响.模拟结果显示,在4×4的二维Mesh中,即使网络注入率为0.7,漏流功耗的节约率依然可以高达46％;网络注入率小于0.4时,两项缓冲不关闭策略下的网络延迟最大仅仅增加了3.8％.     

面向片上网络路由器FIFO故障的实时容错设计

为满足对片上网络路由器FIFO故障的实时容忍需求,设计了一种可实时检测路由器FIFO故障并对故障容忍的方法。首先建立了路由器FIFO的功能模型及故障模型,在此基础上利用测试地址在线生成法,提出了一种针对于片上网络路由器FIFO的故障实时检测算法,并提出利用FIFO重定向机制容忍FIFO故障。实验结果表明,对测试电路参数进行合理地设置,可将测试电路对路由器性能影响降到很小范围,且在故障条件下,吞吐率和延时得到较好的改善。     

低功耗片上网络路由器设计

针对片上网络路由器功耗问题,在系统级层次上对影响路由器功耗的虚通道数目、缓存深度和数据微片位数等关键因素进行了研究。提出了综合多种功耗关键因素以及虚拟通道共享交叉开关输入端口的功耗降低方法,设计实现了一种低能耗的NoC路由器。实验结果表明,与Alpha 21364路由器和IBM InfiniBand路由器相比,所设计的路由器具有较低的功耗。     

片上网络路由器及互连低成本测试方法

三维设计的片上网络(Network-on-chip)是当前的热点研究专题。提出一种有效的片上网络路由器和互连测试方法 显得非常重要。文章通过对路由器分类,提出了一种新的片上网络路由器测试方法。将不同输入、输出端口的路由器分 为不同的类。相同分类的路由器是同构的,它们的测试集也是相同的。针对相同路由器提出了一个基于单播的多播方案 (Unicast-based Multicast),并提出了新的互连测试方法。实验结果表明文章方法是有效的。     

一种二维片上网络路由器的设计实现

片上网络(Network on Chip, NoC)作为解决众核芯片互连的主流方案,其性能很大程度上取决于网络的拓扑结构。而网络拓扑结构的效能受到网络路由器的直接影响。因此,基于特定拓扑结构的路由器设计实现具有非常重要的研究意义。因此将XY路由算法应用于路由器节点中,设计了基于2D Mesh拓扑结构、轮询仲裁机制与虫孔交换流控的片上网络路由器,并使用Modelsim对路由器进行了功能验证。实验结果表明,设计的路由器能满足微片数据的处理,能够正确的收发数据包。     

支持服务质量的片上网络路由器设计

系统芯片的复杂应用使得片上互连成为系统性能的瓶颈,因此出现了以片上网络为核心的通信结构,而路由器是片上网络的关键部件,它完成数据在片上网络拓扑结构上的传输.设计了支持服务质量的片上网络路由器.采用面向连接的细粒度数据交换方式为确保通信服务提供严格的端对端延迟需求,采用无连接的数据交换方式支持尽力而为通信服务,同时采用均衡片上通信负载的路由算法,有效地提高了平均通信性能.     

片上网络中低延时可扩展的路由器结构设计

为了满足片上网络中路由器能同时支持多个IP核的要求,并同时具有较好的延时性能,设计了一种分布式路由和仲裁的路由器结构。其中的仲裁模块根据当前路由器各输入端口的请求状态和下一路由器相应输入端口缓冲器的状态进行仲裁,此仲裁方法提高了数据包传输的成功率,从而降低了传输延时,使路由器具有良好的延时性能,同时仿真结果表明:该路由器在面积开销方面具有良好的可扩展性。     

基于片上网络的低偏转率微缓存路由器

片上网络通常使用输入输出缓存或交叉开关缓存存储微片以提高路由器性能,导致大量消耗片上资源并显著增加功耗。无缓存路由器被提出用于解决该问题,但存在低效率的偏转,不适用于中、高负载的网络。为此,设计一种基于方向向量路由策略的低偏转率微缓存路由器。采用一个旁路寄存器和一个回环寄存器的设计,通过二分图最大匹配调度算法优化微片路由。在Xilinx Vivado上的仿真结果表明,该路由器的性能与RIDER路由器相当,但寄存器使用减少55%,并且在高负载网络中性能优于CHIPPER,Min BD和RIDER路由器。     

用于片上网络的网络接口设计

提出一种用于由双通道路由器组成的片上网络系统的网络接口。该网络接口符合AMBA总线协议,能根据IP核的通信请求,自动选取通信方式,向IP核隐藏通信细节,充分利用双通道路由器中控制包通道与数据包通道分离的特点,方便系统编程。使用SMIC0．13gm工艺综合后,该网络接151的面积仅为0．3mm^2。     

面向片上网络容错偏转路由器设计与优化

随着集成电路工艺进入纳米时代,可靠性已成为片上网络设计的一个关键因素。本文设计实现了一种基于增强学习的片上网络容错偏转路由器,该路由器在发送包的同时采用增强学习的方法对路由表进行重配置以实现容错路由。为了提高性能,我们对路由器进行了流水线优化设计,采用2级流水线实现。在TSMC65nm工艺下综合结果表明,2级流水线路由器频率提升了近一倍达到750MHz,而面积开销仅增加了22%。在合成通信模式下的模拟结果表明,2级流水线容错偏转路由器的平均网络延迟优于无流水线路由器。     

全定制交叉节点队列片上路由器

多核技术已经成为现在芯片发展的主流,片上路由器成为核间通信的主要方式。在半导体技术进入深亚微米阶段,对于片上路由器的时延、面积和功耗等性能提出了更高的要求。大量文章研究新型路由器结构以满足高性能路由器的要求。根据排队论模型对交叉节点队列路由器进行了Matlab建模仿真,确定了队列深度为4及轮询算法在交叉节点队列路由器中能获得更加平衡的性能。然后,提出了交叉节点队列路由器的各主要模块结构,并以此设计了各模块RTL电路。最后,使用FreePDK45nm工艺库,对所设计的交叉节点队列路由器进行了全定制版图设计与仿真。在工作温度70℃,电源电压1．1V条件下,该路由器关键路径时延为0．271ns,版图总面积为84500μm2,平均功耗为267．5438mW。     

一种片上网络的低延迟容错算法

为解决片上网络容错问题,利用端到端模式设计一种低延迟可靠传输算法。该算法利用发送端主动发送冗余数据包获得较小的延迟,将数据分成包集以提高链路利用率,进一步降低延迟。发送端只在收到接收端对当前包集的确认后才发送下一个包集的数据,由此保证高可靠性。通过不断发送数据包及端到端的反馈保证传输的正确性。NS-2仿真实验结果证明,该算法延迟低,片上通信可靠性高,可以有效处理传输过程中的瞬时错误。     

基于多层网络的片上网络可靠测试结构

为解决片上网络测试问题,提出高可靠高并行度的片上网络测试结构。使用多层网络,在普通的片上网络上增加全局的广播网络和汇集测试结果的汇集网络。利用其冗余特性,有效保证测试部件的可靠性,同时提高并行度,节约测试时间。提出完备的路由器内测试方法,结合多层网络实现全面的片上网络测试。实验结果表明,该多层网结构在100核时的面积开销比内建自修复(BISR)结构减小56%,并且其测试时间比BISR结构减少85.8%,测试覆盖率达到100%。     

基于竞争概率的片上网络带宽分配方法

在面向特定应用的片上系统中,不同模块之间的通信量和延迟需求差异很大,均等位宽的链路不能充分利用带宽资源。为此,提出一种非均匀的带宽分配方案,根据流量特征和竞争状况设定各链路的数据宽度,采用异构的互联结构合理分配连线资源并优化吞吐量。实验结果表明,在均匀流量模式下,非均匀位宽的异构网络和同构架构的吞吐量相近,而连线资源节省16%。在热点流量模式下,异构网络能够有效缓解局部拥塞状况,提高网络吞吐量。     

3D NoC网络架构设计

在三维片上网络(3D NoC)设计中,层与层之间通信机制的优劣将影响整个3D NoC系统的性能。为此,在GEMS仿真平台基础上,提出一种低硬件资源消耗、高性能的总线架构,改进路由设计,构造基于总线的3D NoC的路由器。实验结果表明,该架构可提高常见算法的加速比,改善系统的整体性能。     

全光分组交换路由器缓存需求研究

针对当前只能在一个集成光电芯片上实现容量为几十个分组的光先来先服务（FCFS）缓存,大规模的光缓存仍无法实现的问题,利用接入链路速率远小于骨干链路速率这一特性,在牺牲25％的链路利用率的条件下,讨论小缓存能否满足采用CIOQ缓存队列的全光分组交换路由器的性能需求。从理论上证明采用CIOQ缓存队列的路由器的缓存需求小于采用OQ缓存队列的缓存需求,通过分析和仿真发现,20个分组的缓存即可满性能需求。     

片上通信结构——共享总线和NoC的分析与比较

采用模块化方法对集中式仲裁共享总线和二维网格片上网络(Network on Chip,NoC)的硬件开销和延迟进行了数学上的分析。在此基础上,通过可综合Verilog代码对这两种片上通信结构在RTL级进行描述,并建立了这两种通信方式的周期准确级的功能验证和性能分析环境。结果表明,在同样工艺条件下,共享总线的面积与NoC相比相当小;但对于大规模片上系统通信,NoC的吞吐效率及带宽明显优于共享总线。     

雾无线接入网中基于神经网络的资源分配方案

考虑雾无线接入网（Fog Radio Access Network,F-RAN）中的性能优化问题,提出一种基于深度神经网络（Deep Neural Network,DNN）的资源分配方案。该方案旨在通过资源分配策略来最大化经济频谱效率（Economical Spectral Efficiency,ESE）。为解决传统资源分配方案需要大量计算的问题,该方案借助神经网络模型,将ESE作为损失函数,使用更少的计算量来确定用户的波束赋形,从而实现实时处理。仿真结果表明,相比于基于传统凸优化功率分配方案或者是基于监督学习的CNN方法,所提出的方案的光谱效率（Spectral Efficiency,SE）和ESE的最大增益分别可以达到5%和20%。此外,该方案在执行时间上与CNN方案接近,明显优于传统算法。     

基于对角互连网格拓扑结构的片上网络

对二维网格拓扑结构进行改进,给出对角互连的DMesh结构和对角互连且边界节点互连的DTorus结构,针对2种拓扑结构分别提出DXY路由算法和TDXY路由算法。仿真实验结果表明,DMesh和DTorus结构可以节省网络节点间的路由通道数,减少平均传输延迟,增加吞吐量,使路由路径更加多样化。     

用NS2评估片上网络体系结构的性能

随着SoC复杂度的不断提高,总线互连结构面临着越来越严峻的挑战,因此,以网络互连为特点的NoC应运而生。分析了影响NoC性能的几项重要指标,并用网络仿真软件NS2对几种常用拓扑结构的几项性能参数进行了评估,得出了在进行NoC设计时的指导性结论：结合具体的设计,对传输延迟、吞吐量、面积、功耗和可重用性等性能参数进行折衷考虑后选取合适的体系结构。