薄膜全耗尽SOIMOSFET单晶体管Latch效应

本文在详细分析各种不同条件下全耗尽ＭＯＳＦＥＴ单晶体管Ｌａｔｃｈ效应测试结果的基础上，较为详细地讨论了单晶体管Ｌａｔｃｈ效应的物理机理，发现单管Ｌａｔｃｈ效应与ＭＯＳＦＥＴ的寄生双极晶体管有着极其密切的关系，最后还给出了相应的改进措施。     

硅膜厚度和背栅对SIMOX／SOI薄膜全耗尽MOSFET特性影响的研究

本文报道了薄膜ＳＩＭＯＸ／ＳＯＩ材料上全耗尽ＭＯＳＦＥＴ的制备情况，并对不同硅膜厚度和不同背面栅压下的器件特性进行了分析和比较．实验结果表明，全耗尽器件完全消除了＂Ｋｉｎｋ＂效应，低场电子迁移率典型值为６２０ｃｍ２／Ｖ·ｓ，空穴迁移率为２１０ｃｍ２／Ｖ·ｓ，泄漏电流低于１０－１２Ａ；随着硅膜厚度的减簿，器件的驱动电流明显增加，亚阈值特性得到改善；全耗尽器件正、背栅之间有强烈的耦合作用，背表面状况可以对器件特性产生明显影响．该工作为以后薄膜全耗尽ＳＩＭＯＸ／ＳＯＩ电路的研制与分析奠定了基础．     

CMOS／SOI的高温特性分析

采用ＳＩＭＯＸ和ＢＥＳＯＩ材料制作了ＣＭＯＳ倒相器电路，在２５￣２００℃的不同温度下测量了ＰＭＯＳ和ＮＭＯＳ的亚阈特性曲线，实验结果显示，薄膜全耗尽ＩＭＯＸ器件的阈值电压和泄漏电流随温度的变化小于厚膜ＢＥＳＯＩ器件。     

全耗尽SOI MOSFET及CMOS／SOI电路的研究

采用ＳＩＭＯＸ材料，研制了一种全耗尽ＣＭＯＳ／ＳＯＩ模拟开关电路，研究了全耗尽ＳＯＩ ＭＯＳ场效应晶体管的阈值电压与背栅偏置的依赖关系，对漏源击穿的Ｓｎａｐｂａｃｋ特性进行分析，介绍了薄层ＣＭＯＳ／ＳＩＭＯＸ制作工艺，给出了全耗尽ＣＭＯＳ／ＳＯＩ电路的测试结果。     

高质量栅氧化层的制备及其辐照特性研究

通过大量工艺实验开发了采用低温Ｈ２－Ｏ２合成氧化方法制备薄栅氧化层的工艺技术,得到了性能优良的薄栅氧化层,对于厚度为３０ｎｍ的栅氧化层,其平均击穿电压为３０Ｖ,Ｓｉ／ＳｉＯ２界面态密度小于３．５×１０１０ｃｍ－２．该工艺现已成功地应用于薄膜全耗尽ＣＭＯＳ／ＳＯＩ工艺中．同时还开展了采用低温Ｈ２－Ｏ２薄栅氧化工艺制备的全耗尽ＣＭＯＳ／ＳＯＩ器件的抗总剂量辐照特性研究,采用低温Ｈ２－Ｏ２合成氧化方法制备的ＳＯＩ器件的抗辐照特性明显优于采用常规干氧氧化方法制备的器件,Ｈ２－Ｏ２低温氧化工艺是制备抗核加固ＣＭＯＳ     

0.15μm薄膜全耗尽MOS/SOI器件的设计和研制

利用自己开发的二维数值深亚微米ＳＯＩ器件模拟软件,较为详细地分析了沟道长度小于０．２μｍ的ＳＯＩ器件的阈值电压特性、穿通和击穿特性、亚阈值特性以及直流稳态特性等．通过这些模拟和分析计算,给出了沟道长度为０．１８、０．１５和０．１μｍ的薄膜全耗尽ＳＯＩ／ＭＯＳ器件的设计方案,并根据该设计方案成功地研制出了性能良好的沟道长度为０．１５μｍ的凹陷沟道ＳＯＩ器件．沟道长度为０．１５μｍ薄膜全耗尽凹陷沟道ＳＯＩ器件的亚阈值斜率为８７ｍＶ／ｄｅｃ,击穿电压为１．６Ｖ,阈值电压为０．４２Ｖ,电源电压为１．５Ｖ时的驱动电     

适于器件及电路分析的全耗尽短沟道LDD／LDSSOI MOSFET器件模型

本文系统描述了全耗尽短沟道ＬＤＤ／ＬＤＳＳＯＩＭＯＳＦＥＴ器件模型的电压电压特性。该模型扩展了我们原有的薄膜全耗尽ＳＯＩＭＯＳＦＥＴ模型，文中着重分析了器件进入饱和区后出现的沟道长度调制效应，及由于ＬＤＤ／ＬＤＳ区的存在对本征ＭＯＳ器件电流特性的影响。     

CMOS电路抗Latchup性能研究

本文研究了ＣＭＯＳ电路中的Ｌａｔｃｈｕｐ效应．通过实验研究了ＣＭＯＳ电路不同版图尺寸和多种抗Ｌａｔｃｈｕｐ技术对维持点参数（维持电流和维持电压）的影响，得出了Ｌａｔｃｈｕｐｆｒｅｅ结构．本文同时使用ＰＩＳＣＥＳ对Ｌａｔｃｈｕｐ效应进行了二维模拟．     

CMOS／SIMOX和CMOS／BESOI的γ射线辐照特性比较

用薄膜ＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩＭｐｌａｎｔａｔｉｏｎｏｆＯＸｙｇｅｎ）、厚膜ＢＥＳＯＩ（ｆｆｅｎｄｉｎｇａｎｄＥｔｃｈ－ｂａｃｋＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）和体硅材料制备了ＣＭＯＳ倒相器电路，并用６０Ｃｏγ射线进行了总剂量辐照试验。在不同偏置条件下，经不同剂量辐照后，分别测量了ＰＭＯＳ、ＮＭＯＳ的亚阈特性曲线，分析了引起ＭＯＳＦＥＴ阈值电压漂移的两种因素（辐照诱生氧化层电荷和新生界面态电荷）。对ＮＭＯＳ／ＳＩＭＯＸ，由于寄生背沟ＭＯＳ结构的影响，经辐照后背沟漏电很快增大，经３００Ｇｙ（Ｓｉ）辐照后器件已失效。而厚膜ＢＥＳＯＩ器件由于顶层硅膜较厚，基本上没有背沟效应，其辐照特性优于体硅器件。最后讨论了提高薄膜ＳＩＭＯＸ器件抗辐照性能的几种措施。     

薄膜SOIMOSFET浮体效应的抑制优化研究

本文根据所建浮体效应物理模型，研究了器件参数对ＳＯＩＭＯＳＦＥＴ浮体效应影响关系．研究结果表明，降低源漏掺杂浓度、减小体区少子寿命、采用优化的硅膜厚度、以及在保持器件全耗尽的情形下适当提高沟道掺杂浓度等，可以有效地抑制浮体效应，提高器件的源漏击穿电压，这些参数在工艺上可以对应采用ＬＤＤ＆ＬＤＳ的ＭＯＳ结构、准确控制的沟道缺陷工程以减小少子在ＳＯＩ体区的复合寿命等，为从工艺设计上进一步改善ＳＯＩＭＯＳＦＥＴ的器件特性打下理论基础．     

全耗尽CMOS／SOI技术的研究进展

ＳＯＩ材料技术的成熟，为功耗低，抗干扰能力强，集成度高，速度快的ＣＭＯＳ／ＳＯＩ器件的研制提供了条件，分析比较了ＣＭＯＳ／ＳＯＩ器件与体硅器件的差异，介绍了国外薄膜全耗尽ＳＯＩ技术的发展和北京大学微电子所的研究成果。     

凹陷沟道SOI器件的实验研究

本文较为详细地描述了凹陷沟道ＳＯＩ器件的结构和工艺制造技术，采用凹陷沟道技术制备的ＳＯＩ器件的性能明显优于常规厚膜部分耗尽和常规薄膜全耗尽ＳＯＩ器件的性能．采用该技术已成功地研制出沟道区硅膜厚度为７０ｎｍ、源漏区硅膜厚度为１６０ｎｍ、有效沟道长度为０．１５～４．０μｍ的高性能凹陷沟道ＳＯＩＭＯＳＦＥＴ，它与常规薄膜全耗尽ＳＯＩＭＯＳＦＥＴ相比，跨导及饱和漏电流分别提高了约４０％．     

薄膜全耗尽CMOS／SOI—下一代超高速Si IC主流工艺

本文较为详细地分析了薄膜全耗尽ＣＭＯＳ／ＳＯＩ技术的优势和国内外ＴＦ ＣＭＯＳ／ＳＯＩ器件和电路的发展状况，讨论了ＳＯＩ技术今后发展的方向，得出了全耗尽ＣＭＯＳ／ＳＯＩ成为下一代超高速硅集成电路主流工艺的结论。     

全耗尽CMOS／SIMOX器件研制

在表层硅厚度为１８０ｕｍ的ＳＩＭＯＸ材料上，用局部增强氧化隔离等工艺研制了沟道长度为２．５μｍ的全耗尽ＣＭＯＳ／ＳＩＭＯＸ器件。该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平，使ＰＭＣＯＳ和ＮＭＯＳ的漏电分别达到３．Ｏ×１０－１１Ａ／μｍ和２．２×１０－１０Ａ／μｍ。５Ｖ时，例相器的平均延迟时间达６ｎｓ。     

低压低功耗集成电路：SOI技术的新机遇

就热载流于效应、软失效、体效应及寄生电容等问题将薄膜全耗尽ＣＭＯＳ／ＳＯＩ器件与体硅ＣＭＯＳ器件的进行比较。并阐述薄膜全耗尽ＣＭＯＳ／ＳＯＩ技术是低压低功耗集成电路的理想技术。     

77K NMOSFET沟道热载流子注入效应

通过综合测试７７Ｋ和２９５Ｋ下先电子后空穴以及先空穴后电子注入时阈值电压和平带电压漂移以及Ｉ－Ｖ特性的蜕变，研究了ＮＭＯＳＦＥＴ中电荷俘获、界面态产生以及器件蜕变的低温特性和机制．提出的界面蜕变模型成功地解释了低温下ＮＭＯＳＦＥＴ热载流子增强蜕变的微观机制．     

短沟道CMOS／SIMOX器件与电路的制造

本文简要介绍短沟道ＣＭＯＳ／ＳＩＭＯＸ器件与电路的研制。在自制的ＳＩＭＯＸ材料上成功地制出了沟道长度为１．０μｍ的高性能全耗尽ＳＩＭＯＸ器件和１９级ＣＭＯＳ环形振荡器。Ｎ管和Ｐ管的泄漏电流均小于１×１０－１２Ａ／μｍ，在电源电压为５Ｖ时环振电路的门延迟时间为２８０ｐｓ。     

短沟道CMOS／SOI器件加固技术研究

通过大量辐照实验分析了采用不同工艺和不同器件结构的薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗辐照特性，重点分析了Ｈ２－Ｏ２合成氧化和低温干氧氧化形成的薄栅氧化层、ＣｏＳｉ２／多晶硅复合栅和多晶硅栅以及环形栅和条形栅对ＣＭＯＳ／ＳＩＭＯＸ器件辐照特性的影响，最后得到了薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗核加固方案．     

双多晶硅栅SOI MOS器件的研究

采用多晶硅栅全耗尽ＣＭＯＳ／ＳＩＭＯＸ工艺成功研制出多晶硅栅器件,其中Ｎ＋栅ＮＭＯＳ管的阈值电压为０．４５Ｖ,Ｐ＋栅ＰＭＯＳ管的阈值电压为－０．２２Ｖ,在１Ｖ和５Ｖ电源电压下多晶硅栅环振电路的单级门延迟时间分别为１．７ｎｓ和３５０ｐｓ,双多晶硅栅ＳＯＩ技术将是低压集成电路的一种较好选择。     

耗尽态SIMOX MOS晶体管的低频噪声

耗尽态ＳＩＭＯＸＭＯＳ晶体管的低频噪声＝Ｌｏｗ－ｆｒｅｑｕｅｎｃｙｎｏｉｓｅｉｎｄｅｐｌｅｔｉｏｎ－ｍｏｄｅＳＩＭＯＸＭＯＳｔｒａｎｓｉｓｔｏｒｓ［刊．英］／Ｅｌｅｗａ，Ｔ．…∥ＩＥＥＥＴｒａｎｓ．ＥｌｅｃｔｒｏｎＤｅｖ．－１９９１．３８（２）．－３...