基于CPLD/FPGA的半整数分频器的设计

简要介绍了CPLD/FPGA器件的特点和应用范围 ,并以分频比为2.5的半整数分频器的设计为例 ,介绍了在MAX plusⅡ开发软件下 ,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     

基于FPGA的音响系统数字分频器

比较了数字分频器与传统模拟分频器,说明数字分频器更具优点.采用FPGA芯片实现一个音响系统的数字分频器,并详细描述了该系统的组成及各部分的实现方法,最后给出实际使用效果.     

基于FPGA的小数分频器的实现

介绍了一种基于FPGA的双模前置小数分频器的分频原理及电路设计，并用Verilog—HDL编程，在ModelSim SE平台下实现分频器的仿真，并用Xilinx公司的芯片Spartan-3来实现。     

基于FGA的通用数控分频器的设计与实现

本文首先介绍了各种分频器的实现原理,并在FPGA开发平台上通过VHDL文本输入和原理图输入相结合的方式,编程给出了仿真结果。最后通过对各种分频的分析,利用层次化设计思想,综合设计出了一种基于FPGA通用数控分频器,通过对可控端口的调节就能够实现不同倍数及占空比的分频器。     

基于FPGA/CPLD的占空比为1∶n的n分频器的设计

CPLD和FPGA都是可编程逻辑器件,利用他们进行数字系统设计具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在线检验等优点。Verilog HDL是目前应用最为广泛的硬件描述语言之一,可以用来进行各种层次的逻辑设计,也可以进行数字系统的逻辑综合、仿真验证和时序分析。简要介绍了CPLD/FPGA器件的特点和应用范围,并以占空比为1∶5的5分频器的设计为例,介绍了在Max Plus II开发软件下,利用Verilog HDL硬件描述语言设计数字逻辑电路的过程和方法,最后给出了仿真波形。     

基于VHDL的半整数分频器的设计

本文介绍了VHDL语言的产生、特点和程序设计的基本语法结构。并以分频比为2.5的半整数分频器的设计为例,介绍了在MAX+plusⅡ开发软件下,利用VHDL硬件描述语言设计数字逻辑电路的过程和方法。     

一种基于FPGA的任意分频器设计与实现

根据直接数字频率合成器(DDS)工作原理,介绍了一种基于FPGA的任意分频系数的分频器的设计,该分频器能实现分频系数和占空比。通过Verilog语言进行了编译并且给出了仿真图。该设计中的分频器没有竞争冒险,可移植性强,占用的FPGA资源少。本设计在友晶公司DE0的开发板上可完全实现,结果表明设计是正确和可行的。分频器在FPGA开发设计中应用非常广泛,故本设计具有很强的实用价值。     

基于FPGA/CPLD的占空比为1:n的n分频器的设计

CPLD和FPGA都是可蝙程逻辑器件，利用他们进行数字系统设计具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在线检验等优点。Verilog HDL是目前应用最为广泛的硬件描述语言之一，可以用来进行各种层次的逻辑设计．也可以进行数字系统的逻辑综合、仿真验证和时序分析。简要介绍了CPLD／FPGA器件的特点和应用范围，并以占空比为1：5的5分频器的设计为例，介绍了在Max＋Plus Ⅱ开发软件下．利用Verilog HDL硬件描述语言设计数字逻辑电路的过程和方法。最后给出了仿真波形。     

基于FPGA的任意数值分频器的设计

介绍了基于FPGA的任意分频系数的分频器的设计,该分频器能实现分频系数和占空比均可以调节的3类分频：整数分频、小数分频和分数分频。所有分频均通过VHDL语言进行了编译并且给出了仿真图。本设计中的分频器没有竞争冒险,可移植性强,占用的FPGA资源少。本设计在Altera公司的CycloneⅡ系列EP2C35型FPGA芯片中完全可实现,结果表明设计是正确和可行的。由于分频器应用非常广泛,故本设计具有很强的实用价值。     

基于EDA技术的数控分频器设计

数控分频器广泛应用在家庭数字音响、通信设备时序电路、数字频率计中。另外，近年来已成为电子竞赛设计中常用的单元模块。本文论述了数控分频器的基本原理、设计思路及小数分频器的原理及设计，并给出了一个2．5分频器电路仿真波形。     

基于CORDIC算法的复数除法器FPGA实现

在现代数字信号处理电路设计中,除法器有着广泛的应用。这里阐述一种复数除法器的设计思想和实现方法,引入CORDIC算法到复数的除法运算中,利用CORDIC旋转操作来代替乘、加法操作,然后采用双比特移位操作得到最终运算结果。经CORDIC旋转后数据最多只放大2位位宽,因此可以减少硬件实现中的器件迭代次数。经过FPGA验证结果表明,整个设计运算速度快、节省器件,并且计算精度高。     

基于FPGA的等占空比任意整数分频器的设计

给出了一种基于FPGA的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA器件的特点和应用范围，接着讨论了一些常见整数分频的方法，而本文运用一种新的可控分频器设计方法——脉冲周期剔除法，主要是对半周期进行计数，配合时钟反相电路，可以实现占空比50％的任意整数分频，分频系数由控制端给定。本设计在Max＋PlusⅡ开发软件下，利用VHDL硬件描述语言和原理图输入方式，可以方便地实现分频器电路的设计。在文中给出了N=3时分频电路设计，并对电路进行了仿真和测试，实验结果符合设计要求。     

基于FPGA的32位除法器设计

介绍了一种使用可编程逻辑器件FPGA和VHDL语言实现32位除法器的设计方法。该除法器不仅可以实现有符号数运算,也可以实现无符号数的运算。除法器采用节省FPGA逻辑资源的时序方式设计,主要由移位、比较和减法三种操作构成。由于优化了程序结构,因此程序浅显易懂,算法简单,不需要分层次分模块进行。并使用Altera公司的QuartusⅡ软件对该除法器进行编译、仿真,得到了完全正确的结果。     

基于FPGA的可控分频器研究与设计

介绍了一种分频系数为整数和半整数的可控分频器的设计方法，利用Verilog-HDL编程，在Xilinx Foundation平台下实现分频器的综合和仿真，并用S05xL芯片实现。     

基于FPGA的频率测试系统

传统ATE比较昂贵,功率大耗电多,造成IC的测试成本偏高,针对ATE的不足之处,设计制作FPGA模块的频率测试系统,包括FPGA测试系统的组成模块,测试原理和测试方法,以及与Handler的通信设计。该测试系统占用空间小,耗电少,测试成本低,达到了节能降耗,降低测试成本的目的。