Σ-ΔA/D转换器中电压放大型运放的高线性度设计

高阶、高精度是当前Σ-Δ调制器的设计趋势,随着系统结构越来越复杂,带内量化噪声的噪声背景逐渐降低,已不再成为制约调制器精度的主要瓶颈。整个系统的线性失真度对调制器最终精度的影响越来越大,甚至成为决定因素。为提高Σ-Δ调制器的线性度,对运算放大器这一主要非线性源进行了深入的分析,并提出若干优化方案。最后,通过一个三阶单环Σ-Δ调制器结构进行了仿真验证。采用电压放大、AB类输出的运算放大器结构,大大减小了系统功耗。     

∑-△调制器在SIMULINK下的噪声模型

为了满足在行为级对∑-△调制器进行完整仿真的需要，提出了在SIMULINK环境下∑-△调制器的噪声模型，包括采样时钟抖动、开关热噪声(kT／C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上，构造出二阶∑-△调制器模型。通过仿真，验证了噪声模型的正确性。     

∑-△调制器在非理想环境中的仿真

摘要：介绍了一整套Simulink模型，利用其可以对任何∑-△调制器的性能进行详尽的仿真。给出的模型中考虑了大量∑-△调制器的非理想因素，例如采样时钟抖动、kT／C噪声和运算放大器参数(噪声、有限增益、有限带宽、转换速率和饱和电压)等。针对每个模型给出了详尽描述和所有实现细节。文中所有仿真的对象为一典型的二阶SC ∑-△调制器结构。最后的仿真结果论证了仿真模型的正确性。     

一种新型Sigma-Delta调制器结构的研究

本文提出一种新颖的∑-△调制器结构设计，实现用较低比特位数的数字信号表示较高比特位数的高速信号。与传统的∑-△调制器不同，该调制器采用了新颖的量化噪声整形滤波器使输出信号具有较低比特位数。在调制器的结构设计中，采用了流水线一反馈型的实现结构，使处理过程消除了乘法运算。该结构易于系统实现和提高处理速度。本文用Simulink对调制器进行了仿真研究。研究结果表明本文提出的调制器适合于高速信号的实时处理。     

功耗及信噪比双重约束下∑△模数调制器积分器优化

针对前馈级联∑△模数调制器结构,详细分析了调制器信噪比及功耗与Class-A类运算放大器构成的各级积分器等效输入噪声功率及功耗间相互关系,并在此基础上提出对于给定调制器信噪比及功耗双重约束的前馈级联∑△模数调制器各级积分器参数参考值的优化选取,包括:采样电容、开关导通电阻、输入晶体管宽长比等,从而有利于低功耗高精度∑△模数调制器设计者确定满足给定功耗和信噪比双重约束的∑△模数调制器优化设计方案,指导晶体管级电路设计,缩短设计周期.     

用于D类放大器的△∑调制器系统分析与设计

D类放大器具有效率高、功耗低的优点，已逐渐被应用到音频领域。为了克服传统D类放大器的内在缺陷，引入了△∑调制技术以及闭环特性。但由于△∑调制技术的系统设计对整个放大器非常重要，而且设计方法较复杂，因此需要借助于Matlab工具。分析了△∑调制技术对D类放大器的非线性、噪声和EMI等性能的改善，对几种高阶△∑调制器结构进行比较分析，最后制定详细的系统设计方法、步骤，并用Matlab工具进行系统建模与仿真。通过仿真结果，验证了设计系统的有效性，从而为实际电路设计提供基础。     

∑△调制器输出码流FFT谱分析的探讨

∑△调制器输出码流的频谱中含有大量高频噪声，在对其进行FFT谱分析时，需要加窗函数抑制这些高频噪声对基带噪底的泄漏。由于∑△调制器输出码流的噪声主要是高频噪声，因此需要滚降衰减较大的窗函数，窗函数选择不当会使其有效位数有2-6位的下降。实例表明，对于超过20bit精度的∑△调制器，选用Balckmanharris窗比Harming窗更合适。     

∑-Δ调制噪声整形的研究

介绍∑-△调制器的基本结构,分析∑-△调制技术对噪声进行整形的基本原理及过采样率、∑-△调制器的级数对整形效果的影响,从中获得了一些有用的结论.     

一种应用于无线通信的低电压低功耗∑-D调制器的设计

文章首先分析了低电压对于低功耗CMOS∑-△调制器设计提出的挑战，使用了自顶向下的设计策略，利用Hapiee和Simulink对开关电客放大器和开关电路非理想特性建模．通过Matlab优化低功耗结构的运算放大器电路参数，最后给出了系统仿真结果。仿真结果显示。使用0．18μm 2p6m CMOS工艺设计的∑-△调制器在1．5V低电源电压条件下，信号带宽为200KHz，峰值信噪比达到93．5dB，动态范围为96．3dB，满足了GSM／PCSl800／DCSl900等无线应用的要求。     

∑—△调制噪声整形的研究

介绍∑－△调制器的基本结构，分析∑－△调制技术对噪声进行整形的基本原理及过采样率、∑－△调制器的级数对整形效果的影响，从中获得了一些有用的结论。     

高阶∑-△调制器的非理想特性分析与建模

文章对2-1-1级联结构的高阶∑-△A／D调制器的非理想特性，包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等，进行了分析，提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标，在较高层次指导A／D转换器的电路结构级和晶体管级设计。     

一种四阶∑-△调制器的设计与实现

文章采用自上而下（TOP-DOWN）分析方法,对单环结构的四阶∑-△调制器进行了系统设计与仿真,电路设计与仿真。在系统级提出了基于systemview的高层次建模,通过系统仿真确定了关键的电路参数和性能指标。并采用前馈的方法避免了运算放大器的非线性造成调制器失真。在电路结构级采用了全差分形式,利用开关电容电路。再配合互不重叠时钟的控制,构造出系统所需的开关电容积分器。并且采用截断（chopping）技术,减小实际电路中的闪烁噪声。     

∑△调制器中非线性直流增益建模

分析了运算放大器有限直流增益和非线性直流增益对∑△调制器的影响,通过双曲正切函数模拟运算放大器的输入输出特性,由积分器的递归解法构造了一个调制器模型.该模型可用于系统级仿真来预测非线性直流增益对调制器性能的影响,系统级仿真和电路级仿真证明此模型行之有效.     

调制器、解调器

Y98-61460-138 9915228用0.4μm 高电子迁移率晶体管技术设计高抽样率持续∑△调制器模拟元件的研究=Design of the analogcomponents for high sampling rate continuous ∑△ modu-lation in 0.4μm HEMT technology[会,英]/Olmos.A.& Miyashita.T.//1998 IEEE 2nd International CaracasConference on Devices.Circuits and Systems.—138～141(YG)本文提出了一种利用0.4μm InGaP/InGaAs 高电子迁移率晶体管技术设计的高抽样比∑△调制器的关键元件.该二级持续时间∑△调制器电路具有与其它电路完全不同的结构,包括一对高线性度 V-I 转换器,高速运算放大器.高速1比特数模转换单元,和一种新     

用于MEMS传感器的三阶∑-△调制器设计

提出一种基于CIFB结构的新型三阶2-1级联∑-△调制器,设计了各级参数和数字校正电路,分析了积分器运算放大器的压摆率对信号带宽的影响;利用Matlab Simulink,对该调制器进行行为级仿真.在过采样率为128、输入信号带宽为50 kHz时,可达到93.8 dB的信噪比和15.30住的精度.该结构具有输入信号低失真的优点,可用于MEMS传感器的数据处理电路.     

用于VoIP芯片的∑-△调制器系统设计

详细分析了∑-△调制器的结构、阶数、量化器位数、过采样率与信噪比的关系;讨论了闪烁噪声和开关热噪声、时钟抖动和运放的有限直流增益等非理想因素对∑-△调制器的影响.通过Matlab行为仿真,确定了调制器的参数.在此基础上,完成了一款三阶2-1级联∑-△调制器的系统结构设计.在Simulink环境下的仿真验证表明,在考虑非理想因素的条件下,调制器的信噪比仍能达到约96 dB,可满足VoIP芯片中A/D转换器的16位精度要求.     

基于块数字滤波器的高阶两通道时间交织∑△调制器的系统优化设计

时间交织技术是一种提高∑△调制器采样频率的有效方法,但是时间交织∑△调制器对通道之间的失配非常敏感.在传统噪声传递函数(NTF)中增加一个z=-1的零点,可以减小折叠到信号带宽内的噪声.在已提出的基于块数字滤波器的二阶两通道时间交织∑△调制器结构的基础上,提出了一种高阶两通道时间交织∑△调制器的系统优化设计方法,该方法对系统的稳定性、噪声传递函数零极点的优化进行了考虑.采用该方法,设计了一种带宽为4MHz应用于数字视频广播系统中的高阶两通道时间交织调制器的系统结构.仿真结果表明,该调制器具有较大的稳定输入范围以及对通道失配不敏感的特点.     

基于∑-△调制的闭环D类放大器的系统分析

文章提出了一种新型的D类放大器的结构.D类放大器具有效率高的优点,因此在很多功耗低功耗设备中得到应用.但传统的D类放大器是开关型放大器,又是开环系统,所以不可避免的在输出信号中表现出较大的非线性,也无法抑制由于电源波动在输出级引入的噪声.在传统开环放大器的基础上同时引入∑-△调制技术以及闭环系统的概念,可有效抑制了传统开环放大器的非线性,并减小由于电源波动在输出级引入的噪声.文章先以1阶∑-△调制为例,理论分析∑-△调制在闭环系统中对D类放大器非线性和噪声的抑制作用,然后以7阶∑-△调制为例,用Simulink对系统进行建模和仿真,从而验证系统的正确性和有效性.     

信号的低比特位数表示：一种新颖低比特位数的∑-△调制器

摘要：通过设计一种新的噪声整形滤波器，本文提出了一种新颖的∑-△调制器结构，可用于实现用较低比特位数的数字信号表示较高比特位数的输入信号．该调制器与传统的∑-△调制器相比，其输出数字信号比特位数(或动态范围)降低了许多．理论推导分析和仿真对比的结果表明，在量化噪声整形和噪声频谱上，该调制器的各项性能有了很大的提高，而且证明了这类调制器是稳定的．     

16位数字二阶∑-△调制器的分析与设计

文章阐述了∑-△调制器的基本工作原理,构建了二阶∑-△调制器的基本结构,提出了一种用Verilog HDL语言描述二阶∑-△调制器的实现方法,其中采用了简单的移位方法来描述调制器的四个增益系数,以实现乘法操作,进而减小了芯片的面积。在此基础上,运用MATLAB系统工具建立了二阶∑-△调制器系统的模型,并完成了系统仿真验证。在电路级完成了它的Verilog语言描述,同时运用modelsim仿真工具对电路进行仿真验证,对数据进行FFT分析,最终证明了MATLAB系统模型和Verilog代码的一致性。