一种改进的ART码译码性能分析

纠错码是现代通信系统中抵抗无线衰落信道噪声和干扰不可或缺的标准技术,对纠错编码性能的研究一直是通信技术的热门问题。为了提高纠错码的编译码性能,提出了一种结合重复累积(RA)码和级联树(CT)码的累积重复树(ART)码方案,研究了编码结构和译码算法,分析了密度进化方法,推导了高斯近似实现算法,讨论了与OFDM调制相结合的无线网络应用模式。对不同信道条件下的译码性能进行了仿真和比较分析,结果表明,ART码具有较高的编码增益,且编译码算法简单,采用置信传播(BP)译码算法的ART码性能出色。     

Reed-Solomon时域编、译码算法与AVR优化实现

Reed-Solomon纠错码是一种最佳的近似正交码,AVR高速嵌入式单片机功能强大,在无线数据传输应用方面很有优势。该文从时域的角度出发引入了Reed-Solomon码的时域编码及译码改进算法,并结合AVR高速嵌入式单片机Atmega128的特点对算法进行了优化。该算法可以在较短的时间,占用较少存贮器的条件下实现Reed-Solomon的编码和译码操作。     

分组Turbo码的译码性能分析及DSP优化

基于分组Turbo码的经典译码算法,分析译码参数与译码复杂度的关系及其对译码性能的影响,以一种(15, 11)×(13, 9)分组Turbo码为例,在权衡复杂度与性能的前提下,给出其在C55系列数字信号处理器(DSP)上的软件实现方案,并从定点化、编译选项、高级语言与汇编语言多个层面对译码算法进行优化,使译码运算量较未优化时降低89%。     

基于Polar码的ElGamal型公钥密码体制

在量子计算技术飞速发展的时代背景下,为了满足密码应用的安全需求,提出了一种基于Polar码的ElGamal型公钥密码体制。采用Polar码为基于纠错码ElGamal型公钥密码体制中的公开码,利用SC译码算法进行译码,并对方案的译码失败概率和安全性进行了分析。结果表明算法具有较高的传信率,选取的参数满足信息集译码复杂度和译码失败概率的要求,且算法满足IND-CPA安全性。     

一种基于短LT码的级联编译码算法

针对实时无线通信对短纠删码的需求,提出一种短码长LT码与传统纠错码的级联方案。在综合考虑算法复杂度与纠错性能的情况下,选取RS码和卷积码的级联(RS-CC码)以构造等效删除信道,并采用实时性高的短LT码实现纠删功能。文中设计了一种适合短LT码的译码算法,同时给出了编码度分布的选取方法。仿真结果表明,与已有短喷泉码相比,文中短LT码成功译码时所需编码冗余更少,应用到级联方案后的数据传输可靠性明显提高。     

CMMB中LDPC码的编译码研究及仿真性能分析

CMMB中采用了先进的信道纠错码LDPC码和OFDM调制技术,在移动多媒体电视标准中具有领先地位。通过分析LDPC码的校验矩阵规律,采用适合CMMB标准的改进LU分解编码算法,大大减少了存储资源的使用,并在MATLAB平台的仿真测试环境下,通过最小和译码算法进行译码,测试结果表明,LDPC码非常适用于高速传输系统中,仿真对比得到的最优修正值使译码性能改善,能满足高精度的数字信号传输需要。为CMMB的信道编解码器的硬件设计提供了一套有效的编译码算法方案,具有较好的实用价值。     

基于Reed-Solomon算法的PDF417码纠错研究

PDF417二维条码采用Reed-Solomon码作为纠错码,很好地解决了因条码破损和污染造成的识读问题。在介绍PDF417二维条码和RS纠错码的基础上,详细阐述了RS码的译码原理,包括伴随式的计算、错误位置多项式的计算、错误位置的确定和错误值的计算等。最后分析了RS码译码的算法复杂性。     

基于C语言的Turbo码的DSP实现

介绍了Turbo码的编译码基本原理,在详细研究Log-MAP算法的基础上,用V05．0编写了状态转移表生成子程序,Turbo交织表生成子程序和Turbo码译码程序等几个对Turbo码进行仿真最重要的函数,并在DSP上实现了通用的Turbo码编译码器。     

TD_SCDMA系统中TFCI译码在ZSP500 DSP内核上的实现

介绍一种由快速哈达码变换与超码译码结合实现的译码算法,该算法能降低TFCI的误码率,是一种简单有效的方法。在分析此译码算法的基础上,详细阐述了基于ZSP500 DSP内核的实现方法,并给出了程序实现的具体步骤。     

WCDMA中Turbo码质数交织器的研究与仿真

Turbo码是一种前向信道纠错码。它比卷积码有更高的译码增益,译码性能几乎接近Shannon理论极限,从而在信道的传输中具有更高的可靠性,适用于传输速率较高的业务。它优越的性能引起了人们广泛的关注。但由于Turbo码译码算法相对复杂,造成的译码时延比较大,Turbo码往往不适用于对实时性要求高的业务。WCDMA系统中使用Turbo码传输32khps及以上的业务。文中介绍了WCDMA中所采用的Turbo码编码结构中的质数交织器,利用MATLAB仿真,分析交织长度对Turbo码性能的影响,并通过与其他类型交织器性能上的比较,验证了质数交织器在WCDMA系统中的性能优势。     

一种基于ADI低成本DSP实现的QR码识别系统

设计了一种可在ADI低成本DSP(小内存平台)上实现的QR码识别系统,并在以BF592为核心的硬件平台上实现。系统基于图像处理方法,在32 KB的数据空间内实现了二值化压缩并行的图像采集时序、多个方向扫描对QR码进行定位、采样解码等功能。经测试,该系统取得了良好的识别效果。     

飞行控制系统快速原型设计与实现

快速原型仿真是实时仿真的一种,它处于产品研发的算法设计阶段与具体实现阶段之间,是产品研制过程中的一个重要环节。介绍了快速原型技术的发展与优势,搭建了基于DSP的快速原型硬件平台;针对仿真平台,开发了simulink下的底层接口驱动;实现了飞行控制系统的仿真模型在快速原型上的自动代码生成,并完成了半实物仿真。研究表明,通过使用快速原型对算法进行验证,可以方便快捷地将simulink模型应用于半实物仿真系统,降低了算法验证的难度,缩短研制周期,并提高仿真系统的灵活性和可靠性。     

基于DSP和PCI的多媒体压缩板卡设计

介绍了一种基于Ti DM642 DSP与PCI总线的多路MPEG-4多媒体实时压缩板卡系统;该系统由视频解码SAA7144H采集视频数据,由PCM1801U采集音频,多媒体数据采集到DM642DSP,完成硬件压缩、位流复合;经由PCI总线传送图像、位流于PC系统并预览、存储;该设计创新的提出了视频编码算法DSP优化根本思想,并在研发过程中得到了良好的实施和验证,高效的DSP视频优化算法保证了多路板卡高性价比的产品,系统较低的CPU占用资源完全达到了视频监控场合的需要.     

A Lookup Table Decoding of systematic (47, 24, 11) quadratic residue code

A new decoding algorithm for the binary systematic (47, 24, 11) quadratic residue (QR) code, a code that allows error-correction of up to five errors, is presented in this paper. The key idea behind this decoding technique is based on the existence of a one-to-one mapping between the syndromes “S₁” and correctable error patterns. By looking up a pre-calculated table, this algorithm determines the locations of errors directly, thus requires no multiplication operations over a finite field. Moreover, the algorithm dramatically reduces the memory required by approximately 89%. A full search confirms that when five or less errors occur, this algorithm decodes these errors perfectly. Since the implementation is written in the C-language, it is readily adaptable for use in Digital Signal Processing (DSP) applications.     

基于DSP的PET图像重建方法

以美国德州仪器公司的高性能数字信号处理器TMS320C6455为核心,在低成本DSP（Digital Signal Processor）平台上优化并实现了一种基于滤波反投影的PET（Positron Emission Tomography）图像重建算法FBP （Filtered Back Projection）。实验结果表明,通过针对性的算法和代码优化,系统能够在40秒内完成512×512分辨率PET图像的重建,并获得满足应用需要的图像清晰度。基于DSP平台的PET图像重建方法在PET医学图像重建及其他医学成像领域具有良好的应用前景。     

基于CPLD译码的DSP二次Bootloader方法

以实际项目开发为背景,介绍了一种基于CPLD译码的TITMS320VC55x系列DSP大程序的二次引导方法。阐述了DSP与CPLD以及Flash存储器之间的硬件接口电路设计及二次Bootloader方法的实现,给出了CPLD译码的VHDL代码。实验证明,利用CPLD的快速译码实现的DSP二次Bootloader方法,接口简单、编程方便、有较强的通用性和可靠性。     

TD-LTE系统中Turbo译码算法及DSP实现

在TD-LTE系统中,Turbo码以其优异的纠错性能而备受关注。针对传统Log-Map算法译码复杂度大且时延长的缺点,提出一种简化的Log-Map算法。在高斯白噪声信道(AWGN)环境下,对各种Turbo译码算法性能进行了仿真比较,并对提出的简化译码算法在TMS320C64xDSP中进行实现。译码程序在CCS3.3的运行结果表明了该方案的实时性和有效性。     

CS-ACELP语音编码算法的优化及其在DSP上的实现

针对CS-ACELP语音编码算法编码复杂度较高、DSP实时实现比较困难的问题,提出了一种可降低CS-ACELP语音编码算法复杂度的优化方法,分析了CS-ACELP语音编码算法原理,详细介绍了优化的CS-ACELP语音编码算法从固定码本搜索上降低算法复杂度的实现,并给出了在16位定点DSP芯片TMS320VC5402上实现CS-ACELP语音编解码方案的硬件及软件设计。实验结果表明,优化的CS-ACELP语音编码算法降低了运算复杂度,提高了运行速度,重建的语音符合标准的编解码要求。