提升精细线路蚀刻良率的方法探讨

针对以减成法制作的印制电路板（PCB）在精细线路中存在部分区域良率较差的情况，通过分析电镀铜厚、干膜显影、蚀刻线的均匀性对良率的影响，找出蚀刻后线宽分布与测试板的电镀铜厚度、显影后干膜宽度及蚀刻均匀性之间的关系。根据实测结果，对非均匀的线宽曝光补偿值进行修订优化。通过实验，在20μm铜厚下将25/25μm线路的局部开路/短路良率从40.91%提升到95.45%，整板的开路/短路良率从88.26%提升到93.94%。优化后较大提升了整板的线宽一致性。     

新产品与新技术（36）

精细线路用抗蚀干膜的新动向 日本旭化成公司针对PCB高密度化,推出精细线路用抗蚀干膜系列产品。有激光直接成像用ADH系列干膜,其中供减成法蚀刻工艺的干膜厚度1μm,最小线路解像度L/S=12μm/12μm;供半加成法图形电镀工艺的干膜厚度25μm,     

50μm/50μm精细线路制作探讨

随着未来手机及数码相机等3G/4G产品的轻、薄、小型化与多功能化发展趋势，线路的精细化程度逐步转向亚微观、微观的微米级尺度，线路的精密要求也大大提高。文章通过典型的三阶三压板的制作过程，从物料选择、设备选择、线路解析度、蚀刻均匀性控制、面铜均匀性控制、线路补偿等方面探讨50μm/50μm精细线路HDI板最佳制作方法，对细线路的制作有一定的参考价值。     

COF（Chip on Film）30μm／30μm精细线路的研制

近年来,随着驱动IC的I/O数量日益增多,芯片I/O端的排列密度也越来越大。为了与间距日益精细的芯片I/O端相适应,COF基板的线宽/间距已经普遍降到50μm以下,尤其是某些内部引线键合(ILB)端,其线宽/间距已经减小到15μm。由于传统的减成法存在不可避免的侧蚀问题,所以用它来制作如此精细的线路存在一定难度。但是使用半加成法就能很大程度的抑制侧蚀现象,它更适合于制作非常精细的线路。文章中,介绍以铜箔厚度仅有2μm的溅射型挠性覆铜板为原材料,采用半加成法制作了最小线宽/间距分别为50μm/50μm和30μm/30μm的精细线路基板。在半加成法的差分蚀刻工艺中,选用硫酸/双氧水蚀刻液来蚀刻去除基材铜,而不是选用常用的盐酸/氯化铜蚀刻液。结果表明,半加成法具有很好的蚀刻性能,其制作出的线路横截面非常接近矩形。即使基板的线宽/间距由50μm/50μm下降到30μm/30μm,线路的横截面依然非常理想,并没有出现向梯形变化的趋势。同时,由于半加成法所需的蚀刻时间非常短,它能很好的保持线宽,使其与设计尺寸一致。     

紫外激光器纳秒和皮秒对线路制作精度影响初步研究

激光技术发展异常迅猛,以激光器为基础的激光技术在我国得到了迅速的发展,现已广泛用于工业生产、通信、信息处理、医疗卫生、军事、文化教育以及科学研究等各个领域。本文章针对激光烧蚀代替常规的图形转移（小间距的线路,如30μm/30μm,40μm/40μm）进行了研究试验,包括紫外激光器纳秒和皮秒的对比、同时对激光烧蚀干膜、精细线路、油墨代替曝光机、显影线进行图形转移做详细对比。经过试验：激光直接烧蚀铜箔代替传统图形转移工艺,在流程制作中不仅减少工艺流程提高效率、不需要任何物料耗材,节约成本,而且减少设备的投入和废料处理,具有很强的经济性和环保优势,但由于能量精度控制的问题,出现基材损伤,目前现有激光烧蚀线路工艺不适合运用在PCB制造上;激光烧蚀干膜（油墨）代替曝光机制作精细线路,只需采用普通干膜（油墨）就可以实现,省去了LDI(DI)曝光机和显影段,减少工序成本和废料处理,具有很强的经济性和环保优势。     

片式减成法30μm／25μm（线宽／间距）COF精细线路的制作

随着晶片封装技术的不断发展,要求基板线路的精细度越来越高,50μm／50μm以下的COF（Chip on Flex）精细线路将成为未来发展的主流,但精细线路的制作一直是FPC生产上的难点,当线路在50μm／50μm以下时,成品率较低难以满足量产化的要求。本文中以公司的现有设备为基础,通过传统片式生产线,选用12μm铜箔作为基材、15μm干膜作为抗蚀层,使用玻璃菲林进行图形转移,同时通过表面处理、改变曝光、显影和蚀刻参数等,对30μm／25μm的精细线路进行研制,并通过金相切片测试仪、三次元测试仪、AOI（Automatic Optical Inspector）等对产品进行检查。结果显示,线宽、蚀刻系数和成品率都能达到小批量生产的要求。     

等离子体处理在改进型半加成工艺中的应用

等离子体处理在印制电路板加工应用非常广泛,在使用改进型半加成工艺（mSAP）制作线宽/线距≤45μm/45μm的高精密线路时,等离子体处理在提升线路加工良率的方面有着至关重要的作用。文章研究表明使用改进型半加成工艺制作高精密线路时在电镀加成前增加等离子体处理,可以有效改善线路图形,提升制作高精密线路的良率。     

硫酸双氧水型超粗化剂BTH-2066的开发及在精细线路图形制作中的应用

介绍了新一代H2SO4/H2O2体系超粗化剂BTH-2066的工作原理、工艺及其在精细线路图形制作中的应用。BTH-2066超粗化处理过的铜表面成均匀的蜂窝状,显著地增大了铜箔表面积,为干膜、湿膜有着良好的粘合力提供了强有力保证。传统的H2SO4/H2O2体系化学清洗只对铜面有初步的清洁作用,铜面呈现半光亮或光亮状,铜面微观粗糙度低,对于3mil/3mil及以下的精细线路,很容易因粘附力不足而产生线路图形的缺陷,影响做板良率。BTH-2066超粗化具有稳定可控的微蚀速率,极佳的超粗化微蚀面,彻底地解决了铜面与干膜、湿膜之间机械粘合力的问题,可降低线路不良比率,增加细线路制作能力。BTH-2066超粗化是高精密线路制作化学前处理的首选工艺。     

基于制作COF精细线路的液态光致抗蚀液性能研究

卷对卷丝网印刷机在超薄挠性覆铜箔层压板上丝网印刷液态光致抗蚀液,实现COF精细线路的制作。研究了液态光致抗蚀液的感光性能与分辨率力等性能,考察了制作出COF的线路效果。实验结果表明,液态光致抗蚀液网印的针孔数随厚度的减小而增加,液态光致抗蚀剂曝光级数随曝光能量的变化趋势与干膜是一致的,11μm厚液态光致抗蚀剂分辨的最小线路宽达到25μm,满足COF精细线路制作的要求。     

用正交试验法优化挠性单面板精细线路的工艺

在制成能力为70μm/70μm的设备上探索进行理论线间距为40μm/40μm的挠性板精细线路工艺研究过程中,用正交试验法的L9（34）正交表安排蚀刻速度、曝光能量和显影速度三因素试验。试验发现,显影速度对精细线路影响最大,其最佳工艺优化参数为A1B3C2,即蚀刻速度为5.5 m/min、显影速度为2.8 m/min和曝光能量为60 mj。     

龙门式电镀线生产75μm/75μm线镀铜均匀性探究

主要阐述我司通过对佳辉龙门式电镀线进行电镀均匀性的改善和研究,达到可以生产75μm/75μm线的工艺制作能力,以及使用龙门式电镀线制作75μm/75μm线镀铜均匀性控制要点、工艺能力维护等,为我司生产精细线路的产品提供一定的参考和制作依据。     

RTR（Roll to Roll）方式制作25μm／25μmCOF精细线路的参数优化

随着电子产品小型化和液晶显示器IC封装技术的快速发展,COF（Chipon Film）技术的应用市场得到了迅速扩大。按照片式减成方法制作的线宽／线距在50μm／50μm以下的精细线路,常常会出现导线过细或断线等缺陷。论文采用目前先进的RTR（Roll to Roll）生产工艺,选用12μm钢箔、15μm干膜,使用玻璃菲林进行图形转移,并运用正交设计法对影响精细线路品质的曝光能量、显影速度、蚀刻速度、蚀刻压力等因素进行优化试验。以精细线路的线宽和蚀刻系数作为评价标准,找出最佳参数,并分析了蚀刻压力对精细线路的影响机理。将最优化参数应用到生产中,使25μm／25μm的COF精细线路的成品率提高20％。最终实现25μm／25μm的COF精细线路的小批量生产。     

蚀刻法制作精细线路的最佳贴膜条件

1 前言 随着PCB制作精度的提高,曾经在L/S较大的板面仅被视为轻微的线路不规则,现在在精细线路制作中已变为导致良率下降的功能性缺陷。本文以蚀刻法为题,实际涵盖内层板和采用蚀刻制程的外层板制作。在采用蚀刻方式制作的各种阻抗板和带有埋     

半加成工艺制作精细线路研究

随着电子产品向着高密度方向的发展,印制电路板和封装基板的盲孔孔径和线路的线宽/线间距越来越小,半加成工艺在印制电路板及封装载板的制作过程中得到越来越广泛的应用。采用半加成工艺,以ABF材料作为介质层,制作线宽/间距为14μm/14μm线路和65μm盲孔。介绍半加成工艺制作的主要流程、使用材料、工艺难点及解决方法。     

湿法贴膜技术与精细线路制作

随着减成法在PCB制作中的日益广泛使用和精细化线路发展的要求,提高良率和线路质量越来越重要。本文结合几年来湿法贴膜技术在蚀刻制程中广泛应用的经验,进一步总结了湿法贴膜技术的特点和作用机理,就湿法贴膜对板面凹陷和铜瘤的填充和包埋机理及湿法贴膜的优点做进一步的探讨,主要目的是为精细线路制作提供借鉴。在文章的最后,介绍了简便的结合力验证方法以供同行参考。     

显影关键点及其对精细线路制作的影响

文章结合过显侵蚀干膜的原理,试验设计不同的显影条件,分析干膜线路和蚀刻线路的情况,确定显影关键点及其对精细线路制作的影响。     

基于两步刻蚀工艺的锥形TSV制备方法

以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10～40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充,成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充,验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺,在降低成本的同时提高了2.5D/3D封装技术的性能。     

铜表面形貌对HDI精细线路图形转移的影响

文章研究了铜表面形貌对HDI精细线路图形转移的影响。引入了Ra和Rz作为评价表面粗糙度的概念,评价了不同的处理方法得到的不同Ra和Rz对HDI精细线路图形转移的影响。表面平整度（DOP）与表面粗糙度共同构成了表面形貌特征,对线宽／间距（L/S）低于50μm精细线路的影响尤其明显。通过实验对比了不同表面形貌对精细线路形成的影响。     

SAP前处理方式对30mm/30mm精细线路制作的影响

对于半加成法（SAP）制作精细线路,铜箔表面粗化处理效果直接影响其制作能力和产品良率。本文通过表面粗糙度测量、SEM分析和贴膜效果观察,分别对火山灰粗化、化学药水微蚀、喷砂等几种前处理方式的处理效果进行评估,并确定制作精细线的最佳前处理方式。     

SAP前处理方式对30μm／30gm精细线路制作的影响

对于半加成法（SAP）制作精细线路,铜箔表面粗化处理效果直接影响其制作能力和产品良率。本文通过表面粗糙度测量、SEM分析和贴膜效果观察,分别对火山灰粗化、化学药水微蚀、喷砂等几种前处理方式的处理效果进行评估,并确定制作精细线的最佳前处理方式。