一种新型CMOS带隙基准电压源

传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。     

一种新型无运放CMOS带隙基准电路

介绍了带隙基准原理和常规的带隙基准电路,设计了一种新型无运放带隙基准电路。该电路利用MOS电流镜和负反馈箝位技术,避免了运放的使用,从而消除了运放带隙基准电路中运放的失调电压和电源抑制比等对基准源精度的影响。该新型电路比传统无运放带隙基准电路具有更高的精度和电源抑制比。基于0.18μm标准CMOS工艺,在Cadence Spectre环境下仿真。采用2.5V电源电压,在-40℃～125℃温度范围的温度系数为6.73×10-6/℃,电源抑制比为54.8dB,功耗仅有0.25mW。     

一种二阶补偿的低压CMOS带隙基准电压源

设计了一种利用不同材料电阻的比值随温度变化的特性进行二阶补偿的低压带隙基准电压源。通过温度补偿电阻进行电平平移,提高运放的共模输入范围,以降低运放对电源电压的限制。仿真结果表明,该电路输出电压为1.165 V,在-40~125℃范围内,温度系数为4.5 ppm/℃,电源抑制比达到60.6 dB。电路工作在1.5 V的电源电压下,最大消耗15μA电源电流。     

高电源抑制比低温漂带隙基准源设计

根据带隙基准的基本原理,结合含三条支路负反馈的电流源,设计了一种高阶补偿的带隙基准源电路。实现了对温度的2阶补偿和3阶补偿,获得了一种高电源抑制比、低温漂、不受电源变化影响的电压基准源。设计采用0.35μm CMOS工艺,仿真结果表明,在-40℃～125℃温度范围内,输出电压的温度系数为7.70×10-7/℃,在1kHz时,电源抑制比为-82.3dB。     

一种高精度CMOS带隙基准电压源设计

介绍了带隙基准电压源的基本原理,设计了一种高精度带隙基准电压源电路.该电路采用中芯国际半导体制造公司0.18 μm CMOS工艺.Hspice仿真表明,基准输出电压在温度为-10～120 ℃时,温度系数为6.3×10-6/℃,在电源电压为3.0～3.6 V内,电源抑制比为69 dB.该电压基准在相变存储器芯片电路中,用于运放偏置和读出/写驱动电路中所需的高精度电流源电路.     

一种新颖分段曲率补偿的带隙基准设计

基于0.5 μm CMOS工艺,设计了一种采用新颖分段曲率补偿技术的低温漂带隙基准源,利用2种不同的电流补偿结构,分别在中温和高温阶段引入正温度系数补偿电流,使得基准电压的温度特性曲线在中温和高温阶段各产生2个新的极值点,与一般的分段曲率补偿带隙基准相比,提高了补偿效率。利用Cadence软件对电路进行设计与仿真,仿真结果表明,在-40~190 ℃温度范围内,输入电压为5 V时,输出基准电压为1.231 V,温漂系数为0.885 ppm/℃,低频时电源抑制比(PSRR)为-75~-109 dB。     

一种带曲率补偿的低压高PSRR带隙基准源

基于SMIC 65 nm CMOS工艺,设计了一种带曲率补偿的低压高电源抑制比(PSRR)带隙基准电压源。采用带曲率补偿的电流模结构,使输出基准电压源低于1.2 V且具有低温漂系数。在基本的带隙基准电路基础上,增加基准核的内电源产生电路,显著提高了电路的PSRR。采用Cadence Spectre软件,在1.8 V电压下对电路进行仿真。结果表明,在1 kHz以下时,PSRR为－95.76 dB,在10 kHz时,PSRR仍能达到88.51 dB,在－25 ℃~150 ℃温度范围内的温度系数为2.39×10－6 /℃。     

一种高阶温度补偿的带隙基准电压源

基于SMIC 0.18 μm CMOS工艺,设计了一种高阶温度补偿的带隙基准电压源。采用源极、漏极与栅极短接的PMOS管替代传统基准电压源中的PNP管,增加了高温区域曲率补偿电路和低温区域温度分段补偿电路。该带隙基准电压源获得了低温漂的性能。仿真结果表明,在-40 ℃~125 ℃温度范围内,该带隙基准电压源的温度系数达到1.997×10-6/℃,在频率为1 Hz、10 Hz、100 Hz、1 kHz、100 kHz时,分别获得了-77.84 dB、-77.84 dB、-77.83 dB、-77.42 dB、-48.05 dB的电源抑制比。     

超低温漂带隙基准电压源设计

在对传统带隙基准电压源进行理论分析的基础上,结合当前IC设计中对基准电压源低温漂、高电源抑制比的要求,设计了一种超低温漂的带隙基准电压源电路。该电路带有启动电路和高阶温度补偿电路。仿真结果表明,在-55~125℃的温度范围内获得了1.65×10-6/℃的温漂系数,低频时的电源抑制比达到-62 d B。     

低温漂系数共源共栅CMOS带隙基准电压源

设计了一种低温漂系数的共源共栅CMOS带隙基准源,采用自偏置共源共栅结构,提高了电路的电源抑制比,降低了电路的工作电源电压。采用不同温度下从输出支路抽取不同值电流的电路结构,在低温段抽取一个正温度系数电流,在高温段再注入一个较小值的正温度系数电流,达到降低温漂系数的目的。在0.5 μm CMOS工艺下,Cadence Spectre电路仿真的结果表明,温度特性得到了较大改善,在-35℃～125℃温度范围内,带隙基准源的温漂系数为1.5 ×10-6 /℃,电源抑制比为65 dB。     

基于温度补偿的无运放低压带隙基准源设计

设计了一种带温度补偿的无运放低压带隙基准电路。提出了同时产生带隙基准电压源和基准电流源的技术,通过改进带隙基准电路中的带隙负载结构以及基准核心电路,基准电压和基准电流可以分别进行温度补偿。在0.5μmCMOS N阱工艺条件下,采用spectre进行模拟验证。仿真结果表明,在3.3V条件下,在-20～100℃范围内,带隙基准电压源和基准电流源的温度系数分别为35.6ppm/℃和37.8ppm/℃,直流时的电源抑制比为-68dB,基准源电路的供电电压范围为2.2～4.5V。     

一种改进的超低压电压基准源设计

本文利用NMOS管与PMOS管栅源电压的温度特性及衬底偏置效应,设计了一种带曲率补偿输出电压约为233mV的电压基准源。该电路结构简单,电源抑制特性较好,并与传统带隙基准电压的温度特性相似。利用0.5-CMOS工艺对电路进行仿真,仿真结果表明:电源电压为1V时,在-40℃至125℃温度范围内,基准源的温度系数约为11ppm/℃;在100Hz和10MHz时电源抑制比分别为-58.6dB和-40dB。     

低温漂高PSRR的二阶补偿带隙基准源设计

设计了一种线性补偿低温漂高电源抑制比带隙基准电压源电路。带隙基准核心电路采用三支路共源共栅电流镜结构,提高电路电源抑制比。补偿电路采用分段补偿原理,在低温阶段,加入一段负温度系数电流,在高温阶段,加入一段正温度系数电流,通过补偿,使带隙基准输出电压的精确度大大提高,达到降低温度系数的目的;同时电流镜采用共源共栅结构,不仅提高电路的电源抑制比,而且可以抑制负载对镜像晶体管电压的影响。基于0.5 μm CMOS工艺,使用Cadence Spectre对电路仿真,结果表明,在-50~+125℃温度范围内,基准输出电压的温度系数为2.62×10-6/℃,低频时的电源抑制比(PSRR)高达88 dB。     

一种带2阶温度补偿的负反馈箝位CMOS基准电压源

根据带隙基准电压源工作原理,设计了一种带2阶温度补偿的负反馈箝位CMOS基准电压源。不同于带放大电路的带隙基准电压源,该基准电压源不会受到失调的影响,采用的负反馈箝位技术使电路输出更稳定。加入了高阶补偿电路,改善了带隙基准电压源的温漂特性。电路输出阻抗的增大有效提高了电源抑制比。基于0.18 μm CMOS 工艺,采用Cadence Spectre软件对该电路进行了仿真,电源电压为2 V,在-40 ℃~110 ℃温度范围内温度系数为4.199 ×10-6/℃,输出基准电压为1.308 V,低频下电源抑制比为78.66 dB,功耗为120 μW,总输出噪声为0.12 mV/Hz。     

带2阶温度补偿的多输出带隙基准电压源

基于传统带隙基准的原理,通过优化电路结构,消除双极晶体管基极．发射极电压中的非线性项,设计了一种带2阶补偿的多输出带隙基准电压源。整个电路采用CSMC0．5μmCMOS工艺模型进行仿真。Spectre仿真结果表明,在-55～125℃的温度范围内,带隙基准电压源的温度系数为3．1ppm／℃,在5V电源电压下,输出基准电压为1．2994V;带隙基准电压源的电源抑制比在低频时为84．5dB;在5v电源电压下,可以同时输出0—5V多个基准电压。     

一种高电源抑制比、高阶温度补偿CMOS带隙基准源

本文提出一种高电源抑制比、高阶温度补偿CMOS带隙基准电压源。该基准源的核心电路结构由传统的Brokaw带隙基准源和一个减法器构成。文中采用第二个运放产生一个负温度系数的电流来增强曲率补偿,同时把该负温度系数电流与核心基准源电路产生的正温度系数电流求和得到一个与温度无关的电流给运放提供偏置电流。该电路采用0.35umCMOS工艺实现,仿真结果表明PSRR在1kHz时达到88dB,-40-125℃的范围内温度系数为1.03ppm/℃。     

一种高精度BiCMOS电流模带隙基准源

采用Xfab0.35μmBiCMOS工艺设计了一种高电源抑制比（PSRR）、低温漂、输出0.5V的带隙基准源电路。该设计中,电路采用新型电流模带隙基准,解决了传统电流模带隙基准的第三简并态的问题,且实现了较低的基准电压;增加了修调电路,实现了基准电压的微调。利用Cadence软件对其进行仿真验证,其结果显示,当温度在-40～＋120℃范围内变化时,输出基准电压的温度系数为15ppm/℃;电源电压在2～4V范围内变化时,基准电压摆动小于0.06mV;低频下具有-102.6dB的PSRR,40kHz前电源抑制比仍小于-100dB。     

一种高电源抑制比全工艺角低温漂CMOS基准电压源

基于SMIC0.35μm的CMOS工艺,设计了一种高电源抑制比,同时可在全工艺角下的得到低温漂的带隙基准电路。首先采用一个具有高电源抑制比的基准电压,通过电压放大器放大得到稳定的电压,以提供给带隙核心电路作为供电电源,从而提高了电源抑制比。另外,将电路中的关键电阻设置为可调电阻,从而可以改变正温度电压的系数,以适应不同工艺下负温度系数的变化,最终得到在全工艺角下低温漂的基准电压。Cadence virtuoso仿真表明:在27℃下,10 Hz时电源抑制比(PSRR)-109 dB,10 kHz时(PSRR)达到-64 dB;在4 V电源电压下,在-40～80℃范围内的不同工艺角下,温度系数均可达到5.6×10-6V/℃以下。     

一种用于音频Σ-ΔA/D转换器的CMOS带隙电压基准源

在传统带隙基准电压源电路结构的基础上,通过在运放中引入增益提高级,实现了一种用于音频Σ-ΔA/D转换器的CMOS带隙电压基准源。在一阶温度补偿下实现了较高的电源抑制比(PSRR)和较低的温度系数。该电路采用SIMC 0.18-μm CMOS工艺实现。利用Cadence/Spectre仿真器进行仿真,结果表明,在1.8 V电源电压下,-40～125℃范围内,温度系数为9.699 ppm/℃;在27℃下,10 Hz时电源抑制比为90.2 dB,20 kHz时为74.97 dB。     

一种带曲率补偿的低功耗带隙基准设计

为了改善传统带隙基准中运放输入失调影响电压精度和无运放带隙基准电源抑制差的问题,设计了一款基于0.35μm BCD工艺的自偏置无运放带隙基准电路。提出的带隙基准源区别于传统运放箝位,通过负反馈网络输出稳定的基准电压,使其不再受运算放大器输入失调电压的影响;在负反馈环路与共源共栅电流镜的共同作用下,增强了输出基准的抗干扰能力,使得电源抑制能力得到了保证;同时采用指数曲率补偿技术,使得所设计的带隙基准源在宽电压范围内有良好的温度特性;且采用自偏置的方式,降低了静态电流。仿真结果表明,在5 V电源电压下,输出带隙基准电压为1.271 V,在-40～150℃工作温度范围内,温度系数为5.46×10^-6/℃,电源抑制比为-87 dB@DC,静态电流仅为2.3μA。该设计尤其适用于低功耗电源管理芯片。