一种新型低杂散低相噪直接合成频率源

本文介绍了一种新型的X波段雷达接收机频率源设计方法。采用频率倒树状结构设计思想,并利用ADI公司生产的AD9510/AD9516芯片的低抖动时钟分配器多通道可编程特点,设计实现了雷达接收机频率源一本振的宽带多点跳频（频率从8060~8160MHz,步进10MHz,共11个点）及二本振、系统时钟、采样时钟等频率的直接合成,并给出了测试结果。实测结果显示：一本振频率8.13GHz相位噪声为－119.21dBc/Hz@1kHz ,杂散抑制为－71.99dBc,且多点跳频正常。从测试结果来看,本文介绍的直接合成频率源具有良好的低杂散、低相噪性能。     

一种新型的X波段雷达接收机频率源设计

本文介绍了一种新型的X波段低杂散、低相噪频率源设计方法。设计主要采用ADI公司生产的AD9914芯片,采用其低杂散,低相噪以及时钟分配器和可编程等特性,直接合成DDS输出频率（360～560 MHz多点跳频）。将DDS输出频率与倍频振荡器产生的频率通过混频产生一本振频率;再将倍频振荡器产生的2.4 GHz与1.1 GHz混频、滤波、放大产生采样时钟频率;系统时钟频率均由2.4 GHz分频、滤波、放大、功分产生。文章详细分析了直接合成频率源具有良好的低杂散、低相噪性能。     

一种低抖动低杂散的亚采样锁相环

设计了一个5.156 25 GHz低抖动、低杂散的亚采样锁相环,使用正交压控振荡器产生4路等相位间隔时钟。分析了电荷泵的杂散理论,使用差分缓冲器和互补开关对实现了低杂散。使用Dummy采样器和隔断缓冲器,进一步减小了压控振荡器对杂散的恶化。该亚采样锁相环在40 nm CMOS工艺下实现,在1.1 V的供电电压下,功耗为7.55 mW;在156.25 MHz频偏处,杂散为-81.66 dBc;亚采样锁相环输出时钟的相位噪声在10 kHz~100 MHz区间内积分,得到均方根抖动为0.26 ps。     

C波段宽带高速跳频频率源的设计与实现

针对高速跳频通信系统的需求,设计并实现了一款工作在C波段、带宽为1 GHz、步进为3 MHz的宽带频率源。该频率源采用DDS激励PLL方案,用FPGA控制DDS实现低频段的小步进跳频,再用乒乓式锁相环进行倍频得到最终输出。采用2路DDS基准时钟来保证杂散指标,并对跳频时间和相位噪声等指标进行简单预算,得到整个系统最大跳频时间小于1μs,相位噪声优于-106 d Bc/Hz/10 k Hz,杂散优于-60 d Bc。     

基于FPGA的音视频通用开发平台多时钟源设计

讨论了构建FPGA音视频通用开发平台时需要提供多时钟的问题,分析比较了各种可能的解决方案。重点介绍和探讨了2款时钟发生器芯片,并给出了利用这2款芯片为FPGA音视频通用开发平台提供多个时钟的设计方案。最后讨论了时钟源设计时应注意的问题。     

基于Si4123/Si4133W芯片的无线通信系统频率源的设计与实现

介绍了Si4123／Si4133W频率合成器芯片的工作原理和功能结构，以及在具体通信系统中以该芯片为核心的频率源的设计方法和实现过程。测试结果显示，该频率源相位噪声较低。杂散低，满足设计和系统使用要求。     

应用于30 GHz锁相环的高性能电荷泵设计

基于IBM 0.13 μm CMOS工艺,设计了一款应用于30 GHz低杂散锁相环的电荷泵电路。该电荷泵采用带隙基准为电流源和运算放大器提供偏置,采用复制支路和比较器实现上下电流源的静态匹配,将输入输出轨对轨运算放大器接成单位增益缓冲器来避免电荷共享效应,通过加入互补开关管来减小时钟馈通和电荷注入效应。后仿真结果表明,在电源电压为2.5 V,电荷泵电流为200 μA,调谐范围为0.5~2 V时,充放电电流的最大静态失配小于0.1%;在750 kHz环路带宽下,计算得到锁相环参考杂散小于-72 dBc,满足IEEE 802.15.3c标准对60 GHz本振信号杂散的要求。     

基于交错算法的FMICW技术在车载雷达中的应用

调频中断连续波（FMICW）雷达收发转换开关频率满足一定约束条件时,不仅保留了调频连续波（FMCW）雷达峰值功率低、距离分辨率高、对其他系统干扰小等优点,而且解决了发射机能量泄露导致接收机过载的缺点。所提方案研究 FMICW 技术由于收发过程的不连续性,在车载雷达中采用单一开关频率的传统方法会出现多个杂散频谱尖峰的问题。使用带通滤波器消除杂散尖峰的精度取决于对目标距离的先验估计,使用伪随机中断序列的方法会使本底噪声的平均功率增大,动态检测范围缩小。所提方案使用了一种基于多个开关频率的交错算法,在多个频谱上每个频率位置做最小化可在频域中直接消除杂散尖峰。经实验分析,FMICW应用在车载中与等效FMCW雷达检测性能接近,且对多目标环境具有良好的适应性。     

基于HMC830的低相噪低杂散频率源的设计

针对频率源的相噪会恶化采样数据的信噪比,杂散会降低接收机灵敏度,提出了一种低相噪低杂散的设计方法。该方法利用Hittite公司的新推出的集成VCO的锁相环芯片HMC830进行设计．供电部分采用多个低噪声稳压芯片,参考频率源为Pascall公司的OCXO晶振,环路滤波器为无源四阶,使用Hittite PLL Design...     

Da波段锁相系统研究

利用多环方案，研制了八毫米波锁相源系统，实验表明，３４．７ＧＨｚ频率点输出的相位噪声指标（傅氏频率为１ＫＨｚ时）为－７８ｄＢｃ／Ｈｚ，杂散优于－６０ｄＢｃ，输出功率大于４０ｍＷ．     

多谱段相机红外光学系统杂散辐射分析

杂散辐射是影响多谱段红外相机成像性能的主要因素。为了确保系统在各种工作状况下正常运行,需要分析并抑制相机光学系统中的杂散辐射。在详细分析了其红外光学系统中杂散辐射主要来源的基础上,针对系统特殊的光机结构,在杂光分析软件中建立光机系统模型;围绕遮光罩选取了8个太阳方位、16个离轴角进行光线追迹,得到太阳杂光在像面上产生的辐照度,据此来评价系统杂散辐射水平;同时分析了指向镜滚动轴和俯仰轴在两个方位内的转动以及地球大气杂散辐射对像面辐照度的影响。最后,对于影响严重的杂散辐射,进行了有效的抑制措施。结果表明,可以忽略地球大气的杂散辐射,当太阳杂光入射角大于58时,系统能满足对像面辐照度的技术要求,多谱段相机红外光学系统可在此范围内正常工作。     

基于锁相环技术的X 波段频率源的研制

介绍了一种X 波段频率源的设计方案及相关理论。采用数字锁相环内混频技术实现的该X 波段频率源具有频带宽,相位噪声低,杂散低等特点。其主要技术指标如下：输出频率范围为9.8GHz～10.8GHz,频率步进为5MHz,在偏离1KHz 处相位噪声优于-85dBc/Hz,在偏离10KHz 处相位噪声优于-88dBc/Hz,杂散抑制优于60dBc。由最后的测试结果可 知,采用该方法设计的频率源既能保证低杂散又能显著改善相位噪声水平,可广泛用于通信设备和测试系统中。     

DDS在基准时钟中的应用

介绍了基准时钟的系统设计及工作原理。分析提出了基准时钟对DDS的基本要求,选定了AD9852DDS芯片。描述了AD9852的功能特性及其在基准时钟中的应用,重点分析了AD9852系统时钟的选取对输出杂散的影响。     

频率源低杂散设计

频率源是现代雷达电子系统的重要组成部分,在雷达、通信、仪表和导航领域中都有着广泛的应用。频率源杂散性能是衡量频率源品质的一项重要指标,杂散性能直接影响了雷达接收系统的动态范围及捡测能力。通过对频率源杂散产生的机理、途径进行分析,总结出频率源低杂散设计采取的技术途径及实现措施,取得良好的实际工程应用效果。     

智能变电站的时钟同步准确性及稳定性研究

针对智能变电站时钟同步存在的时钟切换、时间跳变、长期稳定性等问题开展了相应的研究工作;设计了GPS源和北斗源的无缝切换策略,提出了守时源时钟参与切换、跟踪卫星时间的逻辑判断的方法,以保证对时系统时间的连续性和稳定性;采用该对时方案,可以优化对时异常故障树和对时异常导致保护误动故障树的结构,降低系统因同步误动的概率,系统的可靠性和精确性提高明显。实际应用结果表明：所设计的方案合理可行,能有效提高同步对时系统的稳定性和可靠性。     

基于100 MHz晶体振荡器的再生二分频低相位噪声点频源研究

低相噪时钟在电子系统中往往作为参考或者相位参考信号,在系统中起着“心脏”的作用。电子系统比如高速采样测试系统、低噪声合成频率源、雷达系统以及高频时钟同步系统都要求其内部参考源向高频化的方向发展,但是系统中又会用到低频同源时钟信号。为了系统降低复杂性,需要将高频时钟信号进行变换得到所需低频时钟信号。针对传统下变频会引入交调组合杂散,数字分频噪底不够低等传统的低频信号实现方式的缺陷。本文提出了一种基于100MHz晶体振荡器的再生二分频技术的低相噪50MHz信号产生方法。实际测试结果表明,在偏离载波频率几十KHz以内,相位噪声基本按理论值优化;同时,在偏离载波频率100KHz及其以外,相位噪声的噪底达到了-175dBc。实验证明,该种技术方式是确实可行的,具有非常重要的实用价值。     

用C8051FXXX系列芯片实现实时时钟功能

当系统时钟使用高频内置振荡器时,辅助振荡器可用来驱动石英作实时时钟（RTC）。系统时钟信号可取自内置和辅助振荡器,改变RTC信号源时不会降低其精度,RTC使用定时器2,它是为给辅助输入信号下降沿计数而设置的。CPO用来把石英振荡波形转换成方波。     

多运营商多系统共址干扰分析

三大运营商利用共享铁塔资源建设的站点越来越多。当多个运营商多个系统共址部署时,干扰的问题就需要认真对待。文章详细阐述了多系统共址时杂散干扰、阻塞干扰的影响,并综合考虑最大受限隔离度,计算出了所需要的天线空间隔离距离,为多系统共址部署提供了理论依据和解决方案。     

基于DDS的低相噪捷变频频率源的设计与实现

采用直接数字频率合成(DDS)技术结合梳状谱发生器设计了一种低相噪高杂散抑制的捷变频频率源。由DDS产生的基带信号经小型化开关滤波器后与梳状谱发生器产生的多个点频信号混频,然后经过开关滤波器组滤除杂散分量后放大,最终输出所需频率的信号。介绍了DDS的原理,分析了频率源各项指标,最终完成了相噪≤-110 dBc/Hz@1 kHz、杂散抑制≤-68 dBc、频率切换时间≤150 ns的频率源设计与实现。本设计将DDS和上变频相结合,具有输出信号的高杂散抑制、低相噪、频率快速切换等优点,为雷达、电子对抗等系统的频率综合器设计提供了一种低成本、高性能的选择。     

频率合成器谱特性对雷达目标检测的影响

利用成对回波技术分析了作为放大链发射机激励源的频率合成器有杂散谱输出时发射机输出调频信号的频谱模型。指出了杂散谱的存在对雷达目标检测的影响，提出了降低频率合成器输出杂散谱的办法并给出实测结果。