一种基于软件无线电的扩频通信电台设计

该文提出了一种直接扩频电台的软件无线电实现方案，具体讨论了系统的参数指标设定，给出了中频数字部分的实现原理以及硬件框图。并对所提出的设计方案进行了硬件设计，硬件实验结果验证了设计方案的可行性。该扩频电台采用模块化设计，尽可能使用现有的可编程器件通过软件编程实现各种功能。优点是结构简单，灵活性好，可扩展能力强。     

航天器扩频测控应答机伪码跟踪环设计

为了满足直接序列扩频体制下航天器测控应答机的需求,对伪码跟踪环进行了研究. 提出了一种新的全数字伪码跟踪环：采用新的超前滞后鉴别器,再生伪码相位精确可控的伪码发生器,环路自适应调整相关间距和环路带宽,解决了伪码跟踪环的入锁时间、收敛范围与跟踪精度之间的矛盾,并采用分时复用的方式实现鉴别、滤波等计算功能. 仿真和实测结果均验证了研究的有效性,已成功应用于某航天工程.     

基于FPGA的高速RS编码器的设计与实现

本文主要研究RS时域编码器。首先分析了有限域下的RS码编码理论,并侧重于实现常系数并行乘法器。文中使用Verilog HDL语言的RS（255,239）编码器的设计方法,并搭建了验证平台,使用QuartusII验证功能和时序的正确性。最后,使用Modelsim仿真出结果,与Matlab仿真计算的结果一致。结果表明,编码器性能良好,与现有的设计相比,速度快和占用的硬件资源少。     

伪码测距中码跟踪环的设计与实现

码跟踪环的设计是伪码测距系统的一个关键环节，其参数的选择对环路跟踪曲线影响很大。从分析环路特性的角度出发，详细阐述了环路的设计方法，给出了实际的参考与测试结果，这对于跟踪环的工程实践具有一定的参考价值。     

高精度信号载频估计算法的FPGA实现

无线电信号载波频率估计通常使用载波跟踪环方法实现,为避免载波跟踪环性能矛盾的不足,本文采用了一种基于相位线性回归的载波频率估计测量方法.首先阐述了此方法采用的信号模型,然后通过最小二乘法建立信号频率的线性拟合方程,并求其闭式解以达到载频估计的目的,最后在XC5VSX95t的FPGA硬件平台上实现实时信号处理系统.实验表明,该算法可靠性高且占用资源少,它能够有效的完成无线电信号的高精度载频估计任务.经测试该系统工作稳定可靠并且已经应用到实际无线电信号载频估计测试之中.     

基于FPGA技术的数字混沌信号产生

为了产生数字混沌PN序列,提出了一种连续混沌的数字化技术。首先对连续的混沌系统离散化,然后在SIMULINC平台上借助于DSPBUILDER里的模块构建了该离散化混沌系统的模型,并通过MATLAB相图仿真以及QUARTUSⅡ里的时序仿真证实了设计的可行性。最后将工程中的HDL文件下载到FPGA芯片,在实验中获得了数字混沌PN序列。同时,利用D/A转换验证了这种数字化技术的精确性。     

基于嵌入式微控制器的IRIG—B码编码器设计

IRIG-B格式时间码为国际通用时间格式码,广泛应用于测量和测控系统的时间同步.介绍了基于嵌入式微控制器的IRIG-B码编码器的设计方法,并以Xilinx公司的8位软核微控制器PicoBlaze为例,结合可编程门阵列(field pro-grammable gate array,FPGA)可编程器件完成IRIG-B码编码器设计,同时进行了软件仿真、逻辑综合和实验.实验结果证明,使用嵌入式微控制器设计的IRIG-B码编码器具有便于扩展、可移植好、成本较低的优点.     

基于FPGA的G.703标准E1信号HDB3 码编码器的设计与应用

提出了一种用EP2C5T144C8现场可编程门阵列(FPGA)实现满足E1信号规范的HDB3码编码器的设计方法,并应用于数字通信系统。结果表明,在2 048kb/s时钟速率下实际运行,其性能指标完全能够满足CCITT建议G.703标准。     

一个新的伪随机序列发生器的设计与实现

为了设计新的伪随机序列发生器,以便产生计算机、通信和密码系统中所需的伪随机序列,构造了一个新的混沌系统,该文系统的一些基本动力学特性进行了理论分析,并以新构造的混沌系统作为随机信号源,基于FPGA设计了一个混沌伪随机序列发生器并进行了实验验证。这种设计方法可应用于以FPGA为平台的混沌通信和密码系统的设计之中。     

一种北斗二号测距码生成器的设计

针对北斗二号卫星导航系统中普通测距码的生成问题,提出了一种改进的测距码生成的实现原理,并给出具体实现方案。与传统的测距码生成器相比,本设计采用不同卫星编码设置不同初值的方法,提高了电路使用的便利性,还在算法上采用并行处理的方法,提高了码生成速率。对电路功能的仿真证明其可以得到与传统码生成器相同的编码结果。     

基于DSP的一种移动电源控制器系统设计

以TMS320F28335DSP为核心,采用EP2C20Q240C8NFPGA作为协处理器,对一种移动电源控制器进行了系统设计.介绍了整个控制器的硬件框架、软件结构及控制流程,并实现DSP与下级模块之间的SPI、CAN和I/O的硬件接口与通信.     

基于DSP的实时边沿相关图像处理系统的设计

以TI公司生产的数字信号处理器TMS320C6203B为核心,用可编程逻辑阵列CPLD进行逻辑控制,采用现场可编程门阵列FPGA作图像的预处理,实现了实时边沿相关图像处理系统.此系统实时性好、可直接利用数字图像的灰度特征,在低信噪比的情况下目标跟踪点漂移小,目标跟踪能够较好地适应不同灰度分布的背景.     

基于自治代理的分布式入侵检测系统框架设计

入侵检别是继“防火墙”、“数据加密”等传统安全保护措施之后新一代的安全保障技术．文中分析了传统入侵检别的不足，在公共入侵检到框架的基础上，提出了一种基于自治代理的分布式入侵检测模型框架，并在此模型下讨论了这个模型具体实现的细节．     

移动机器人分布式超声探测系统设计

设计制作了一种基于多处理器的移动机器人分布式超声环境探测系统.该系统由上位工作模式控制模块和下位智能超声传感器阵列组成.下位智能超声传感器选用收发一体式超声传感器,每个传感器均由独立的微处理器控制,完成实时数据处理、抗干扰处理、故障报警以及并行数据通信等功能.上位工作模式控制模块可以根据不同的控制策略,使下位传感器阵列采用“阈值比较法”和“改进型递推均值滤波”算法及EERUF方法并行循环工作模式,实现不同方向传感器分组并行工作,提高了探测的实时性和准确性,以及对移动机器人控制的鲁棒性.仿真和实验的结果都验证了该系统的可靠性和有效性.     

面向阵列处理器的分布式共享存储结构设计

为了缓解随处理器核数增多而被激化的“存储墙”问题,提出了局部高速交叉互连、全局片上网络互连的两级混合互连网络结构,设计了支持统一编址方式的数据传送机制.在现场可编程门阵列上实现了2种规模的存储结构,对面积、时序和功耗进行统计.基于SystemC开发了混合仿真平台,仿真结果表明,所提结构具有较高的存储访问带宽和较低的局部数据访问延迟.     

超声波测距系统的设计

介绍了单片机微处理器AT89C52的性能和特点及建立在其上的超声波测距系统,分析了超声波测距原理,提出设计测距系统的思路和所需考虑的问题,给出了实现超声波测距方案的硬件设计系统框图.该系统具有硬件结构简单、工作可靠、测量误差小等特点.     

一种分布式系统的处理机分配算法研究

增减算法是一种启发式的处理机分配算法。对增减算法进行了分析，然后在此基础上对该算法进行了改进，缩短了平均响应时间。     

一种分布式系统的处理机分配算法研究

增减算法是一种启发式的处理机分配算法.对增减算法进行了分析,然后在此基础上对该算法进行了改进,缩短了平均响应时间.     

弹载雷达信号处理SoC的设计与实现

为满足系统实时性要求,给出了一种弹载雷达信号处理系统的可编程SoC设计方案.它以SoC技术为基础,将雷达信号处理所需的专用功能模块尽可能地集成到一块芯片中,提高了芯片的通用性.将A/D采样、数字下变频、脉冲压缩、动目标检测、求模和恒虚警等功能模块集成到一片内嵌CPU硬核的FPGA芯片上进行测试验证,同时通过性能改善策略,提高了片上系统性能,满足了信号处理实时性要求.测试分析表明:该芯片具有快速的处理能力、较大的数据存储容量以及功耗较小的优点,且芯片中各模块间具有很高的通信速度.     

高速数字信号处理器(DSP)的研究应用

对DSP的应用和主要特点作了简练分析 ,并从理论上作了探讨。对FIR滤波器进行了实际设计与分析 ,作了应用示范 ,编制了源程序