图形处理器片段处理单元的设计与实现

针对图形处理器三维引擎中对图形的后期处理需求,实现片段写入帧缓冲区前的测试、混合、逻辑操作、累积、清除和屏蔽等关键功能。分析并提取了OpenGL核心库中的片段处理相关函数,确定了片段处理单元要实现的功能;合理安排多个片段处理功能的执行顺序,设计了基于流水线的片段处理单元结构;采用Verilog HDL对电路进行描述,采用 Cadence NC-Verilog 仿真工具进行虚拟验证,采用 Xilinx 的 ISE 工具进行综合,并在 Xilinx Virtex6 XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到180 MHz,测试功能正确。在SMIC 65 nm CMOS工艺下,采用Synopsys Design-Compiler对设计进行综合,电路工作频率达到300 MHz,满足设计需求。     

移动图形处理器的纹理Cache设计

为了提高移动图形处理器中统一架构染色器的效率,减少其与片外存储器间的访问次数,提出了一种4端口纹理高速缓存结构。该结构采用基于Mipamp算法的纹理映射和基于细化层次(Level of Detail,LOD)选择不同单端口Cache的存储方式,提高了纹理Cache的命中率。此外为了提高数据吞吐率,采用4端口并行读取纹素。设计了FIFO缓冲区预取数据,降低访存延迟。利用SV搭建实验平台对纹理图像进行测试,结果表明纹理Cache的平均命中率为92.5%,数据吞吐率接近单端口Cache的4倍。     

基于图形处理器(GPU)的通用计算

伴随着PC级微机的崛起和普及,多年来计算机图形的大部分应用发生了从工作站向微机的大转移,这种转移甚至发生在像虚拟现实、计算机仿真这样的实时(中、小规模)应用中．这一切的发生从很大程度上源自于图形处理硬件的发展和革新．近年来,随着图形处理器(GPU)性能的大幅度提高以及可编程特性的发展,人们首先开始将图形流水线的某些处理阶段以及某些图形算法从CPU向GPU转移．除了计算机图形学本身的应用,涉及到其他领域的计算,以至于通用计算近2～3年来成为GPU的应用之一．并成为研究热点．文中从若干图形硬件发展的历史开始,介绍和分析最新GPU在通用计算方面的应用及其技术原理和发展状况,并结合作者自身的实践讨论和探索其发展前景。     

图形处理器通用计算关键技术研究综述

当前图形处理器的通用计算取得长足发展,为适应通用计算图形处理器在硬件体系结构和软件支持方面完成相应调整和改变,面对各种应用领域中数据规模增大的趋势,多GPU系统和GPU集群的研究应用日趋增多.以流处理器及图形处理器硬件体系为依据,介绍学术和工业领域中流处理器及图形处理器体系变化趋势.从软件编程环境、硬件计算与通信等方面展开讨论,阐述通用计算中图形处理器的关键问题,包括编程模型及语言的发展和方向,存储模型的量化研究、访存模式和行为的优化以及分布式存储管理的热点问题,典型通信原型系统的对比及通信难点的分析,GPU片内和片间的负载均衡,可靠性和容错计算,GPU功耗评测及低功耗优化的研究进展.综述在海量数据处理、智能计算、复杂网络、集群应用领域中图形处理器的研究进展及成果.总结在通用计算发展中存在的技术问题和未来挑战.     

嵌入式图形处理器裁剪引擎的设计

以计算机图形学为基础,文章设计了一种具有较好通用性的嵌入式图形处理器裁剪引擎。重点剖析了裁剪算法和裁剪引擎RTL级模型的设计,该模型采用Verilog HDL实现引擎的IP软核,并在QuartusⅡ环境中完成IP核的功能仿真与时序验证。综合后,IP核占用FPGA资源为9489逻辑单元,实现了对图形进行裁剪的任务,达到了预期的设计要求。     

图形处理器低功耗设计技术研究

图形处理器(GPU)以其强大的图形加速性能以及在通用计算领域的出色表现正在被越来越广泛地应用。但随着芯片规模和集成度的不断提升,单个GPU芯片的功耗已经高达376W,是高端通用处理器的2～3倍。高功耗带来的可靠性、稳定性以及芯片成本问题使“功耗墙”已经成为未来GPU设计过程中需要突破的关键问题之一。立足于体系结构层次,结合图形处理器的渲染流水线的结构特点,从深度测试和消隐、染色器数据通路、纹理映射和压缩、渲染策略、寄存器文件和片上Cache等角度描述了图形处理器的低功耗设计技术,并指出了GPU低功耗设计技术的进一步研究方向。     

图形处理器光照引擎的设计

以计算机图形学为基础,OpenGL API为设计规约,设计的三维图形处理器,具有较好的通用性。重点剖析了图形处理器光照引擎事务级模型的设计,该事务级模型采用SystemC编写,在VC++6.0下完成开发调试工作,为寄存器传输级的光照引擎IP软核开发奠定了良好的基础。     

面向移动设备的各向异性纹理映射方法

为了在低性能的移动设备上实现高质量图形效果,设计实现了一种高效的各向异性纹理映射方法.首先提出了基于三角形子纹理单元精度各向异性滤波器(TSPAF),将像素表示为三角形,通过反向投影获得像素在纹理空间的三角形足迹;并在此基础上提出了一种节省带宽的混合滤波方式,利用MIPMap层选择并结合二次线性滤波和TSPAF来实现混合各向异性纹理映射.实验结果表明,该方法能获得良好的图像效果,并具有低计算量和低存储量的优点,适合移动设备GPU的实现.     

图形处理器对ADI-FDTD算法的加速作用研究

随着图形处理器(GPU)性能的大幅度提高以及可编程特性的发展,将通用数值算法的某些处理阶段从 CPU 迁移到 GPU 上已成为可能,从而达到加速计算的目的。首先简要介绍了一种常见的数值计算方法：交变方向隐式时域有限差分法（ADI-FDTD);然后详细论述了利用GPU加速ADI-FDTD计算的基本原理与关键技术,并给出了在GPU上求解ADI-FDTD线性方程组的共轭梯度法实现框架;最后,通过具体的计算实例和相关的性能比较验证了这种加速算法的精确性与效率特点。     

嵌入式图形处理器中几何变换引擎的设计

针对嵌入式系统处理三维图形时需要良好的实时性要求,提出使用专用嵌入式图形处理器负责图形处理,用以缓解CPU负担,提高处理速度的解决方法。几何变换引擎位于图形处理器内部图形流水线的第一级,负责处理三维图形在空间坐标系中的位置变换。设计了几何变换引擎的架构模型,采用Verilog HDL实现引擎的IP软核,并在Modelsim和QuartusII环境中完成IP核的功能仿真与时序验证。综合后,IP核占用FPGA资源为9715逻辑单元,单顶点的处理时间为160ns,实现处理图形几何变换的任务,达到预期设计要求。     

A Low-Power Multimedia SoC with Fully Programmable 3D Graphics for Mobile Devices

A low-power multimedia SoC integrates a fully programmable 3D graphics for mobile devices with an MPEG4/JPEG codec and H.264 decoder for mobile devices. A mobile unified shader achieves programmable vertex shading and pixel shading in a single die, reducing silicon area and power consumption by 35 percent and 28 percent, respectively. A logarithmic lighting engine and specialized lighting instruction improve the vertex fill rate, including transformations and lighting, to 9.1 million vertices per second. Implemented on a 6.4 mm times 6.4 mm chip with 0.13 mum CMOS logic, the SoC consumes less than 195 mW for 3D graphics applications at 1.2 V supply voltage and 100 MHz operating frequency and less than 152 mW for video applications.     

Customizing Graphics for Tiny Displays of Mobile Devices

Advances in mobile devices and wireless telecommunication infrastructure already provide mobile users with access to online information sources and services. Compared to the PC world, however, mobile access is still quite restricted, especially with regard to the display of graphical representations, such as images, drawings, diagrams, maps and logos. Since graphical representations are increasingly used in the World Wide Web for the purpose of information presentation, the adaptation of graphics for tiny displays is a challenge that should not be neglected. The current contribution discusses several transformation approaches which might be employed to accomplish this adaptation task.     

一种面向移动3D图形的几何简化方法

移动3D图形计算是无线网络和图形学高速发展产生的新研究领域.由于无线网络带宽和移动终端设备显示分辨率的限制,需要将3D图形进行分解压缩,依据不同的分辨率进行内容转码.提出了一种基于改进Loop细分的几何模型简化算法.一个稠密的几何网格通过反复操作3个步骤：顶点分裂、奇点预测和重新三角化,生成由稀疏的基网格和一系列偏移量组成的渐进网格.在奇点预测过程中,将改进Loop细分模板作为预测器.由于Loop细分相关联的顶点数目少,提高了几何模型简化和重建的速度.渐进网格易于在无线网络上渐进传输,并可在移动终端上无损重建3D图形.实验表明,算法简单、效率高,适用于移动环境下3D图形的应用.     

一种面向移动终端的三维图形服务计算方法

提出一种基于服务计算架构的三维图形简化算法和图形在网络上的渐进传输方法。细密的网格通过逐层地删除其冗余信息,最终生成由稀疏的基网格和一系列误差值组成的渐进网格。三维图形可依据不同分辨率的需求在移动终端上重建并渲染。实验表明,算法速度快,效果好。     

System Design Considerations for Graphics Input Devices

A simple classification of graphics input requirements relates types of information to types of devices, giving the system designer a framework for overall design decisions.     

Processor Design in 3D Die-Stacking Technologies

Three-dimensional integration is an emerging fabrication technology that vertically stacks multiple integrated chips. The benefits include an increase in device density; much greater flexibility in routing signals, power, and clock; the ability to integrate disparate technologies; and the potential for new 3D circuit and microarchitecture organizations. This article provides a technical introduction to the technology and its impact on processor design. Although our discussions here primarily focus on high-performance processor design, most of the observations and conclusions apply to other microprocessor market segments.     

移动设备上基于三维模型的线条画绘制

提出一种综合考虑移动设备客户端绘制能力和传输速度的混合型远程绘制方法.该方法采用渐进网格得到不同分辨率的细节层次模型,并利用渐进传输机制逐步传输数据,以缓解单次网络负载.服务器端可以根据网络质量状况、移动客户端的处理能力和用户交互请求来选择适宜的三维细节层次模型,提取特征轮廓线并将生成的线条集合传输给客户端进行本地风格化绘制.将该方法应用于考古数字博物馆展示中取得了良好的效果.