基于FPGA的E1信号校验电路的设计

针对通信中的基群信号传输校验问题,本文提出了一种基于FPGA的E1信号校验分析电路的实现方法。根据ITU- T的相关规定,以E1信号为对象分析了CRC-4校验原理,采用VDHL语言完成建模和仿真运行,在FPGA中较好地实现了信号的CRC-4校验。     

基于FPGA的扩频E1无线中继器

扩频通信具有抗干扰性和保密性等优点,已成为物理层的主要通信手段.本文提出了一种基于FPGA的扩频E1无线中继器,并对其基本原理和设计方案进行了阐述.     

基于FPGA的多路数字量采集模块设计

针对测控系统中监测信号较多的情况,提出了一种基于FPGA的多路数字信号采集模块设计。采集数字信号的高低状态和测量其中一路信号的频率,并采集脉冲信号的脉宽和时延,通过FPGA将数据编帧上传给上位机。结合FPGA、大容量FIFO的特点,设计了光电隔离电路、FIFO电路、FPGA配置电路等。实现了USB2．0与上位机通信,通过上位机应用软件和驱动程序实现模块与PC机实时通信和控制。该设计方案结构灵活、控制简单、可靠性较高。     

多路接口与E1协议转换器设计与实现

针对通信带宽越来越高,低速设备无法连接到高速的E1线路的问题,提出了一种基于可编程逻辑器件FPGA、嵌入式微处理器MPC875的多路接口与E1协议转换器的设计,给出了硬件原理框图及主要元器件的选型,并对多路接口数据调度方法、空时隙处理策略、FPGA结构设计、软件设计流程进行了详细说明。通过实现RS 232,RS 449,V.35三路接口与E1的协议转换,证明该方案是可行的。     

基于FPGA的E1/以太网数据适配器的设计研究

随着社会经济飞速发展,我国电信网、计算机INTERNET网迅猛发展,二者相互融合通信,而E1/以太网传输链路发挥着不可替代的作用,可以在较短时间内传输海量信息数据,有着较高的市场价值以及广阔的应用前景.因此,本文作者从不同角度入手客观阐述了基于FP-GA的E1/以太网数据适配器具体化设计.     

基于FPGA的多路E_1反向复用接口电路设计与实现

文章讨论反向多路复用技术实现数据传输的基本原理和实现方法,提出一种多路E1反向复用的设计方案,结合FPGA芯片,详细介绍了该方案的具体实现。     

基于NIOS Ⅱ的嵌入式E1网络接口设计

阐述了基于NIOs Ⅱ软核处理器和E1接口控制芯片DS25621的网络接口设计.简要介绍了基于FPGA的SOPC技术,给出了网络接口的软硬件的设计和实现.此设计增强了系统的灵活性.并且结构简单适应于不同应用领域对接入网络的需求.     

基于NIOSⅡ的嵌入式E1网络接口设计

阐述了基于NIOSⅡ软核处理器和E1接口控制芯片DS25621的网络接口设计。简要介绍了基于FPGA的SOPC技术,给出了网络接口的软硬件的设计和实现。此设计增强了系统的灵活性,并且结构简单适应于不同应用领域对接入网络的需求。     

基于FPGA和USB2.0的多路音频信号采集系统

本文介绍了一种基于FPGA与USB2.0的多路音频信号采集系统。采用XILINX公司的FPGA为控制芯片,以USB2.0为接口实现FPGA和PC机之间的高速数据传输。通过软硬件技术的结合实现了对多路音频模拟信号的采集。并介绍了固件(fireware)和USB设备驱动软件的开发。     

Using nano-scale QCA technology for designing fault-tolerant 2:1 multiplexer

Recently, Quantum-dot Cellular Automata (QCA) has appeared as a noteworthy substitution to CMOS technology. It contains ultra-high-velocity, efficient energy, low area for design circuits, one potential computational fabric for Nano computing systems, and integration density. On the other hand, fault-tolerant circuits promise reliability circuits by computation redundancy cells. This work targets to form two designs of fault-tolerant 2:1 multiplexer in the QCA framework. This proposed QCA multiplexer designs use cell redundancy on the wire, NOT gates, and majority gates. The coplanar structures for the proposed 2:1 QCA fault-tolerant multiplexers are provided and operated based on cell interactions. Four types of faults, cell misalignment, cell missing, cell displacement, and extra cell, are essential in analyzing the fault attributes. The proposed fault-tolerant multiplexers can attain 100% fault-tolerance while extra cell deficiencies or single missing exist in the layout of the QCA. The simulation outcomes reached by the software, QCA Designer 2.0.3, approve that the suggested multiplexers work correctly and can be utilized in QCA technology as a high-performance schematization. The outcomes show that the proposed construct outperforms any prior schematization.

     

An algorithm for designing multiplexer logic circuits

Several algorithms arc now available for designing combinational logic circuits using multiplexers. In the present paper, the authors propose an algorithm which loads to a design, in a simple way, to meet one of two objectives discussed in the paper. The authors feel that the algorithm is simpler than some of the existing methods involving similar objectives.     

基于包间插的以太网到多路E1反向复接器设计

基于字节间插的以太网到多路E1反向复接器,必须采用虚级连的方式共用多条E1线路,对各路E1之间的延时差有严格的限制.文章提出了一种基于包间插的反向复接器设计方案,将每个以太网数据帧单独走一路E1,从而解除了延时差的限制.同时,给出了硬件实现的系统框图和关键问题分析,硬件测试结果表明方案实用.     

E1-STM1SDH终端复用器的设计与实现

SDH是二十世纪90年代初出现的新一代传输网体制,SDH终端复用器是该传输体系中不可缺少的网元设备,用以实现低阶信号到高阶信号的复接和分插功能。根据ITU关于SDH技术体制的建议,介绍了一种基于PMC专用系列芯片,实现E1信号到STM1信号转换功能的SDH终端复用器设计方案,并以16路E1为例,详细描述了这种终端复用器的电路设计及其硬件实现过程,同时指出了设计实现时应该注意的问题。     

Using a nanoscale technology for designing fault-tolerant 2:1 multiplexer based on a majority gate

Photonic Network Communications - In today’s environment, digital technology and digital computing are unavoidable components of the creation of electronic gadgets. Quantum-dot cellular...     

基于FPGA数字音频嵌入的IP核设计

针对视频与音频播放不同步的问题,提出了一种基于FPGA的数字音频的嵌入的IP核设计方案,并给出了VHDL代码实现及时序仿真波形.实践证明基于FPGA的数字音频的嵌入的IP核设计不仅较好解决了视、音频延时问题,而且系统灵活可靠,代码可以重复利用,大大降低了重复购买专用芯片的应用成本.     

使用VHDL语言设计FPGA的几个常见问题的探讨

详细讨论了在MAX plus Ⅱ开发平台下使用VHDL硬件描述语言设计现场可编程门阵列(FP-GA)时常见的三个问题:等占空比分频电路、延时任意量的延时电路、双向电路.     

基于FPGA的数字复接系统帧同步器设计与实现

介绍了应用FPGA技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题，给出了用VHDL描述的几个模块的源代码。     

数字匹配滤波器的优化设计与FPGA实现

介绍在直接序列扩频通信中应用数字匹配滤波器实现m序列同步,分析其具体结构,详细讨论了其基于FPGA(现场可编程门阵列)的性能优化.结果表明,数字匹配滤波器用FPGA实现时,能够大大减少资源占用,并提高工作效率.     

基于CPU实现FPGA远程更新

FPGA在通信、信号处理等众多领域广泛应用,传统的基于本地开发环境的FPGA升级方式已经难以满足相关工程的需求。在介绍FPGA远程更新相关的配置方式、配置文件和文件可靠传输等技术的基础上,结合工程实践,提出了基于PCI总线和CPU,使用FTP协议,通过以太网实现FPGA的远程升级技术,使得FPGA的调试和升级更加方便快捷。