基于结构的多级逻辑优化

本文提出一个基于结构的多级逻辑优化算法ＭＬＯＢＬＳ，多级组合逻辑网络的优化通过分析名逻辑门的可替代函数，并用简单的替代函数作替代变换完成。算法ＭＬＯＢＬＳ具有良好的逻辑结构重构能力，能得到近似最优的多级逻辑结构。整个优化过程在多级逻辑结构上直接进行，其时／空复杂性较少依赖于多级逻辑结构的基本输入／输出数目。／     

逻辑结点函数的优化覆盖*

本文提出多级组合逻辑结构中逻辑结点函数的优化覆盖算法，证明了该算法在多级逻辑优化过程中的有效性．     

布尔函数的代数因子分解

本文改进了布尔函数的代数因子分解算法ALG_DIV和QF,采用“分治”方式降低了分解过程的计算时间复杂性,提高了多级逻辑函数分解的效率,能获得近似优化的多级逻辑分解结果.     

基于结构的多级逻辑优化

本文分析多级组合逻辑结构中各数据信号取值状态及其与之相关的信号取值状态,构造数据信号取值状态与或图。利用与或图修剪技术寻求相应逻辑结构中冗余逻辑连线。消除多级逻辑结构中冗余的逻辑连线、冗余逻辑门并进行相应的等价逻辑结构变换,实现多级逻辑优化。该优化过程直接在多级逻辑结构上进行并保持了原逻辑结构的总体结构特征,运行时空复杂性对基本输入/输出数目依赖很少,能适应大规模数字逻辑结构优化。     

多级逻辑综合及逻辑图自动生成

本文重点讨论多级逻辑综合,连线表自动生成并绘出逻辑图。文中阐述了多级逻辑综合算法及逻辑图自动生成的布局、布线算法,给出了主要框图和连线表的生成方法,以及由网表转换为逻辑线路描述语言的接口程序框图,还介绍了在X-Window环境下根据网表直接生成逻辑图的实现方法。     

逻辑函数的双逻辑综合与优化

针对传统布尔逻辑在电路面积优化中存在的不足,提出了一种用传统布尔逻辑和Reed-Muller(RM)逻辑相结合的双逻辑优化算法.通过将原逻辑函数的乘积项转化为不相交乘积项,并利用不相交乘积项的位操作,将逻辑函数的覆盖分成2个部分,使之分别适合布尔逻辑综合和RM逻辑综合;同时提出了适合双逻辑函数的逻辑功能验证方法.双逻辑优化算法用C语言编程实现并用MCNC标准电路进行测试.实验结果表明,与单一的布尔逻辑综合结果相比,在绝大多数情况下文中算法可使电路面积获得进一步优化.     

量子可逆逻辑综合的关键技术及其算法

最优化量子可逆逻辑的关键在于用最小的量子代价自动构造量子可逆逻辑.为了提高可逆逻辑自动生成与优化的效率,提出了类模板技术和一种快速算法.模板技术是一个有效的优化工具,类模板技术可以显著提高模板技术的匹配效率;R-M算法是可逆逻辑综合的一种较好的迭代方法,基于R-M算法的原始思想,构造了一个Hash函数,并在此基础上提出了一种可逆逻辑综合的快速算法.实验结果表明,在同等实验环境下使用类模板技术与快速算法,其优化的效果与效率远远优于已知的其他算法.     

PLA二级组合逻辑的全自动优化设计—HDPLA1

HDPLAl 作为全国二级 IC—CAD 系统的一个自动设计子系统 PLAUD 的一个主要模块,包含有二级组合逻辑的输入描述、逻辑最小化、元件稀疏化、逻辑正确性验证。本算法是一个完全新的逼近优化方法,所采用的递归、启发式等策略及求解思路、方法也是独特的,能够全自动地一次生成满足逻辑要求的优化 PLA 的逻辑真值表,程序使用非常灵活、方便。在大量的实例运算中,本算法取得了目前国内从未出现过的好结果,且与 ESPRESSO—Ⅱ算法实例比较,其结果也是令人满意的。本算法结果优于目前已知的其它算法结果。     

集成电路设计中的逻辑加速优化算法

为了尽可能提高实际电路的运行速度,针对传统“逻辑优化”过程中的问题和不足,以“多级逻辑变换”技术为核心,提出了“逻辑加速优化”设计方法。在优化过程中,既考虑了与工艺无关的优化也考虑了工艺库单元的实际延时性能;由于对原电路进行了较大规模的重建,因此可得到传统“分解”技术无法生成的逻辑结构。.     

面向多级逻辑的低功耗有限状态机状态分配

状态分配在低功耗有限状态机设计中已经被证明是很有效的方法.该文针对有限状态机多级组合逻辑实现提出了一个新的成本函数,并利用整体退火遗传算法来进行状态码的搜索,通过减少电路的开关活动性和组合逻辑部分的面积来达到功耗的降低.对25个有限状态机标准测试电路进行面积和功耗的测试表明:与已发表的针对面积和功耗优化的算法相比,该文所提出的算法不但在功耗降低上具有较大的改进,在面积改善上也具有一定的优势.     

组合逻辑电路的逻辑级数优化

本文讨论了基于逻辑级数极化小的布尔孙数因子分解，提出了基于Ｌａｗｌｅｒ分割算法及子逻辑结构变换的组合逻辑电路的逻辑级数优化方法。     

基于可观测性无关项的快速逻辑优化实现策略

在对可观测性无关项相关问题进行研究的基础上，通过计算逻辑网络中门的可观测无关项，得到最大允许函数集，依此来消除网络中冗余门，进行逻辑设计优化。同时对已有算法做了一定改进，给出了SANDTNT算法，以适用大输入和输出变量逻辑网络的优化。     

基于蚁群算法的逻辑函数化简

仿真硬件是一种新近发展起来的将仿真优化算法的思想应用于硬件物理结构设计的技术,特别是电子系统的设计.针对代数法和卡诺图法难以化简规模很大的逻辑函数问题,提出使用蚁群算法处理大规模逻辑函数化简.详细阐述了蚁群算法处理逻辑函数化简问题模型以及重要技术实现.试验表明演化硬件设计方法能够化简规模很大的逻辑函数.     

粒计算在数字逻辑电路分析与设计中的应用

逻辑优化是数字逻辑电路分析与设计的关键,对于降低系统复杂性,减少系统功耗和提高系统安全性有重要作用。随着数字逻辑电路规模的不断扩大,传统的理论将面临新的挑战。从知识工程角度看,逻辑优化的本质是知识约简的过程。粒计算(granular computing,Gr C)是处理大规模、复杂问题的人工智能新方法。在简述现有逻辑优化算法和粒计算理论发展现状的基础上,研究了粒计算理论中的等价关系、相容关系、覆盖等知识模型以及用粒矩阵刻画的知识发现算法,指出了将其应用于大规模数字逻辑电路逻辑优化的研究方向与研究思路。     

大变量逻辑函数求补的递归实现

逻辑函数数求补是大变量逻辑优化的算法基础，采用二叉树结构，用C语言实现了大变量逻辑函数求补递归算法。详述了求补二叉树的结构和形成过程，以及在求补二叉树上补集的收集方法。     

基于性能驱动的工艺映射算法

用多级逻辑实现控制器的逻辑综合,工艺映射是其中的一个重要步骤。本文叙述的工艺映射算法TTMAP,是在映射过程中考虑了电路的时延与芯片面积等性能因素,在多级逻辑综合中将因子化的逻辑函数映射为CMOS的串并赶电路单元,产生可布图的网表文件。本算法在比利时HMEC研究中心开发,为多级逻辑综合系统MLL中的一个模块。经实例运行,与美国加州大学柏克莱分校的MISⅡ软件相比,本算法的结果较优。     

一种量子可逆逻辑模板综合算法

模板技术是量子可逆逻辑优化的一个重要手段,其优化程度依赖于模板的完备性.采用遗传算法作为全局搜索工具,提出了一个基于遗传算法的量子可逆逻辑模板综合算法.实验表明,该算法能有效生成新的模板线路,扩充了现有的模板库,提高了优化效率.     

对逻辑函数3种求补算法的分析

对逻辑函数求补中几种不同的求补算法进行了系统的描述和分析研究,使其在逻辑综合领域能发挥更好的作用,这些算法均在项目课题中完成了实现。求补算法的优劣将直接影响逻辑综合优化的效率和时空复杂度,对逻辑函数求补算法进行深入的研究将具有重要的现实意义。     

小数乘法器的低功耗设计与实现

提出一种针对小数乘法器的低功耗设计算法,其优化指标为综合后小数乘法器内部寄存中间运算结果的寄存器位宽,解决了目前低功耗设计中算法自身逻辑单元被引入系统从而降低系统优化效果的问题.该算法能够在不降低系统工作效率、不损失系统运算精度、不增加额外逻辑单元的条件下,大幅降低系统功耗和面积.在使用该算法对某一射频模块进行优化后,硬件测试结果显示该射频模块对某型号FPGA的逻辑占用率相比优化前降低17.9％,寄存器总数降低30.7％,存储单元占用率降低21.5％.该算法适用于对含有大量小数乘法运算的系统进行低功耗优化.     

基于形式化描述的逻辑分层延迟PSO算法及应用

在对微粒群优化信息传播模式进行定义的基础上,提出一种改进型PSO算法.该算法从提高算法运算效率,防止局部最优的角度出发,采用了一种用于微粒群算法最优值通讯的逻辑分层延迟传播模式.在该种传播模式下,其优化信息的传播范围具有逻辑分组延迟和随计算进行逐渐扩大的传播特征,从而保证了算法的遍历性和全局收敛特征.计算机仿真结果证明了所提出算法的有效性.