锑化铟光伏探测器中的应力感应漏电问题

用一个栅极可控二极管器件来研究外加应力对锑化铟(InSb)p~+/n光伏红外探测器的漏电影响。通过实验证实了外加应力与栅极之间在其对电流-电压(I-V)特性的影响方面是等效的。在p~+/n结附近,外加栅电压与感应电荷载流子密度之间引入一个显式解析关系式,并在液氮温度下、在一种栅电压和适宜应力下,利用瞬时测量I-V特性技术,取得了相当于某一给定应力下的局部感应表面及体内电荷载流子密度。对在压电-半导体器件中因栅电压或因应力感应所致的漏电位置也作了讨论。     

基于漏电流补偿技术的超低漏电模拟开关

为满足各种现代设备控制系统的超高精度信号采集需求,基于新型PN结漏电补偿技术设计了一种超低漏电模拟开关电路。该电路在传统CMOS模拟开关的基础上创新性地引入了新型全温区PN漏电采样和补偿电路,对CMOS模拟开关输入、输出漏电流进行全温区漏电补偿,大幅降低了输入、输出端口漏电流,实现亚纳安级端口漏电流。基于40 V高压CMOS工艺进行电路设计和仿真验证,实测结果显示,在-55～125℃,输入、输出端口漏电流不大于0.75 nA,温漂约为6 pA/℃。     

基于BCD工艺的局部电荷补偿超结LDMOS

针对功率集成电路中的高压器件应用,提出一种局部电荷补偿超结横向双扩散金属氧化物半导体(LDMOS)器件结构。利用常规LDMOS工艺,通过调整n阱的版图尺寸,在漏区形成局部的电荷补偿,可以缓解横向超结器件中存在的衬底辅助耗尽效应,促进超结的电荷平衡。n型电荷补偿区与p型衬底在超结下方形成pn结,可以同时优化横向和纵向电场分布,提高超结器件的耐压。此器件结构可以通过BCD工艺实现,适用于功率集成电路。三维器件仿真结果表明,新结构的器件耐压达到490 V,较常规的电荷补偿超结器件提高了53%。     

矿井自然直流漏电保护的研究

由于煤矿井下的环境特殊,井下供电系统漏电不仅会造成作业人员触电,还有可能造成瓦斯爆炸,甚至引爆电气雷管,损坏电气设备,因此井下低压电网必须设置漏电保护装置,不仅可快速切断故障线路,而且可以缩小漏电事故停电范围。文章分析了漏电前后电气量的变化,采用自然直流的漏电保护方法,使用单片机作为控制核心,结合各种抗干扰方法,设计了井下选择性漏电保护装置。     

脉冲YAG激光焊接电磁式漏电保护器（开关）的工艺研究

介绍了用脉冲ＹＡＧ激光焊接电磁式漏电保护器（开关）的焊接方式及工艺参数选择。采用所提供的一组焊接工艺，成品率大于９５％。     

铝电解电容器的低漏电研究与控制

介绍了铝电解电容器漏电流产生的根源,分析了影响漏电流的因素,通过研制工作电解液、选用高品质材料、改进制造工艺来控制铝电解电容器的低漏电。     

关于VDMOS栅源漏电问题的研究

文章从VDMOS器件结构及工作原理入手,对VDMOS芯片生产的工艺控制难题——栅源漏电问题作了较全面的分析,描述了栅源漏电对器件的影响、常用的测试方法及问题发生的机理。以详实的理论依据和实际生产中的实验数据,归纳了影响VDMOS栅源漏电的因素及对应的工艺控制要点,总结了解决这一问题的思路及方法,供VDMOS技术工作者或其他各方面对VDMOS有一定了解的半导体技术工作者参考。     

4H-SiC TSOB结势垒肖特基二极管静态特性

为增强器件的反向耐压能力,降低器件的漏电功耗,采用Silvaco TCAD对沟槽底部具有SiO₂间隔的结势垒肖特基二极管(TSOB)的器件特性进行了仿真研究。通过优化参数来改善导通压降(V_F)-反向漏电流(I_R)和击穿电压的折衷关系。室温下,沟槽深度为2.2 μm时,器件的击穿电压达到1 610 V。正向导通压降为2.1 V,在V_F=3 V时正向电流密度为199 A/cm²。为进一步改善器件的反向阻断特性,在P型多晶硅掺杂的有源区生成一层SiO₂来优化漂移区电场分布,此时改善的器件结构在维持正向导通压降2.1 V的前提下,击穿电压达到1 821 V,增加了13%。在1 000 V反向偏置电压下,反向漏电流密度比普通结构降低了87%,有效降低了器件的漏电功耗。普通器件结构的开/关电流比为2.6×10³(1 V/-500 V),而改善的结构为1.3×10⁴(1 V/-500 V)。     

p-n结的隧道击穿模型研究

建立了抽象化的理论模型对p-n结隧道击穿机理进行定量研究,在理论模型的基础上探讨了电子势垒的形状以及势垒形状随外加电压的变化,并进行定量计算,得出隧穿电压随杂质掺杂浓度的变化规律。所得结论与硅、锗p-n结实验数据相吻合,证明了所建立的理论模型在定量研究p-n结的隧道击穿中的合理性与实用性。该理论模型对研究一般材料或器件的隧道击穿具有重要的借鉴意义。     

一种基于BCD工艺的宽压-宽温电流基准电路

设计了一种基于BCD工艺的宽压-宽温电流基准电路.利用片上多晶硅电阻的温度系数受工艺影响较小的特点,选定其为基准电流定义单元.分析片上电阻温度特性,并设计与其温度系数相等的参考电压,加载到电阻上,从而实现了温度系数很低的基准电流.分析了高温下三极管寄生元件漏电现象,通过添加补偿管,提高了基准电流在高温下的稳定性.电流基...     

一种基于BCD工艺的汽车电压调节器芯片设计

针对目前车用电压调节器体积大、稳定性差和寿命短等问题,设计了一款用于汽车的电压调节器芯片。该芯片通过PWM技术调整发电机励磁绕组的平均励磁电流,稳定了发电机输出电压。同时,该芯片集成了低温漂、高精度的电压基准源与电流源,还具有欠压锁定与过温保护电路,提高了系统可靠性。芯片基于0.5 μm BCD工艺进行设计,采用Cadence Spectre进行仿真。仿真结果表明,该芯片工作电压是720 V,静态电流仅为472 μA,电压调节范围1020 V,基准电压1.16 V,工作温度范围-40125 ℃,温度系数8.4 ppm·℃ ^-1,且当发电机输出电压波动时,该芯片可使输出电压稳定。     

Halo注入对50nm NMOS器件性能的影响

利用Sentaurus TCAD软件模拟研究了Halo注入工艺参数(注入角度、剂量、能量)对50nm NMOS器件性能的影响。结果表明,Halo注入角度和剂量的增大会使器件的DIBL特性改善,阈值电压提高;而Halo注入能量的增加会引起器件的DIBL特性变差,阈值电压有所降低,并且较注入角度和注入剂量相比,Halo注入能量的工艺窗口要小。Halo注入参数的变化对Ion和Ioff的影响不同,所以器件开关比随Halo注入角度、剂量和能量的增加呈现非单调性改变。器件的结电容则随Halo注入角度增大而下降,随注入剂量增大而上升,随注入能量的增加先上升后下降。对Halo注入各工艺参数影响器件性能的机理进行了分析,并实验制备了纳米尺度的Halo结构NMOS器件。     

100 nm超浅结制作工艺研究

在对深亚微米技术的探索中,通过实践,得到了100 nm以下N型高掺杂浓度超浅结的工艺流程。介绍了采用低能量离子注入技术结合快速热退火技术制作超浅结的方法,并对需要考虑的沟道效应及瞬态增强扩散效应进行了机理分析。     

LCoS芯片p-n结光生电流理论分析

LCoS中像素有源驱动电路受到光照后会在p-n结上产生光生漏电流,而光生漏电流的产生会引起LCoS的图像对比度退化,直接影响其成像质量。从光学和半导体器件物理两方面出发,分析了光生漏电流的产生机理,指出了影响漏电流大小的主要因素是入射光功率和挡光层的厚度。以Al膜作为挡光层材料,实际测量了不同厚度Al膜在可见光范围内的反射率,并在测量数据的基础上分别计算了不同情况下的光生电流的大小。当Al膜厚度为50nm时,光生电流最大仅为5.15×10-10A,可以抑制光生漏电流的产生,满足了LCoS的实际使用时的要求。     

超结与浮结型肖特基势垒二极管的比较研究

对浮结型及超结型肖特基势垒二极管静态及动态特性进行了解析及模拟.静态特性通过解析击穿电压与导通电阻之间的关系得到.反向恢复特性通过二极管电容随反向电压变化关系解释,商用混合模拟器MEDICI模拟结果表明浮结结构具有软恢复特性,软度因子为0.949.超结结构恢复特性较硬,软度因子为0.7807.当考虑这两种耐压结构时,必...     

Characteristics of Schottky Barrier Junction Based on Hexagonal Microtube ZnO

Hexagonal microtube ZnO was firstly grown on single crystal p-Si (111) substrates by hydrothermal method, and fabricated Ag/n-ZnO and Au/n-ZnO Schottky junction. Schottky effective barrier heights were calculated by I-V measurement. It is confirmed that the presence of a large amount of surface states related possibly to lattice imperfections existed near the surface leads to the pinning of the surface Fermi level at 0.35 eV below the conduction-band edge. Then the fabricated Schottky barrier junctions are evaluated for their use as UV photodetectors.     

Temperature,Current, and Voltage Dependences of Junction Failure in PIN Photodiodes

A PIN photodiode having a low dark current of 1.35 nA and a high external quantum efficiency of 95.3% fabricated for a passive optical network receiver. As the current was increased under a high voltage of 38 V and a temperature of 190°C, it was observed that there is a threshold current at 11 mA which induces a junction failure. Experimental data suggest that the junction failure occurs due to the crystal breaking at the end facet as a result of thermal heat or energetic carriers. This threshold behavior of junction failure is a valuable observation for the safe treatment of photodiodes. As long as the current is limited below the threshold currents, we have not observed failure events of our photodiodes.