基于FPGA的视频转换系统设计

摘要：为解决不同视频系统之间显示时序、色彩空间、帧频、分辨率等不一致的问题,设计了一种以FPGA为控制核心,DDR2 SDRAM为高速缓存的视频转换系统,该系统从图形工作站采集到DVI视频,先进入高速缓存模块,然后通过视频转换算法在FPGA内部完成色彩空间及帧频转换,最后控制硬件实现PAL视频输出,完成了由DVI视频向PAL视频的转换。经长期测试证明：该系统稳定可靠,达到设计要求。     

基于FPGA的可变规模多格式YCbCr到RGB快速转换模块设计

文章介绍了YCbCr色彩空间和RGB色彩空间之间的转换的方法,实现了不同规模以及不同数据结构的YCbCr到RGB的快速硬件转换。采用数据重排列和数据分离等方法,不仅支持QCIF到HDTV多种分辨率的视频转换,而且支持YCbCr444、YCbCr422和YCbCr420等多种打包或平面YCbCr格式。本设计方案已用VerilogHDL语言实现,并在FPGA平台验证通过,转换后的RGB视频可直接输出到显示器显示,并能实现视频控制,存储,回放等功能。     

基于FPGA的色彩空间转换系统设计

对TVP5150视频解码器输出的ITU-R BT.656格式数据,采用Xilinx公司Virtex-4系列的FPGA作为主控芯片,设计了一种色彩空间转换系统,重点描述了系统的整体设计、TVP5150芯片的配置和FPGA内部色彩空间转换系统的设计,包括解交织模块、串并转换模块、颜色空间转换模块、帧缓存模块和VGA时序和控...     

基于DSP的LCoS嵌入式图像投影接口设计

采用ADSP-BF561实现嵌入式系统LCoS投影显示系统接口,该设计方案不需要电平转换和串并转换,重点分析了使用该DSP对图像的输出控制,对图像数据进行了色彩空间转换和梯形校正。在色彩空间转换中,采用色彩空间转换公式将YUV空间图像数据转换为RGB空间图像数据;在梯形校正中,将所得到的RGB图像数据进行插值运算后再进行梯形转换,并将得到的梯形图形与原图形进行了对比。本设计实现简单,可以得到在时间资源和空间资源上均达到要求、分辨率为QVGA的投影图像,具有可编程图像处理、可扩展和低功耗的特点。     

基于FPGA的FIR滤波器高效实现

本文针对在FPGA中实现FIR滤波器的关键--乘法运算的高效实现进行研究,首先给出了将乘法转化为查表的DA算法,然后简要介绍整数的CSD表示和我们根据FPGA实现要求改进的最优表示;接着,本文讨论了在离散系数空间得到FIR滤波器系数最优解的混合整数规划方法;最后采用这一方法设计了最优表示离散系数FIR滤波器,通过FPGA仿真验证这一方法是可行的和高效的.     

新型9/7小波基构造及快速实现

CDF9/7小波的复杂系数是限制其快速实现的主要因素。该文构造了新的含参双正交提升小波模型,并利用能量集中性法则和迭代搜索算法提出一种压缩性能与此相当适合移位操作的有理数小波基。新小波基在硬件实现时可用一次移位和加法运算代替乘法运算,运算量仅为原来的25%,且无需考虑位长对精度的影响。一维小波4级流水架构已通过FPGA验证,与同类设计相比,减少一半的资源消耗量,并且大幅提高系统的工作频率。     

FPGA中Bayer到YCbCr图像格式转换的设计

提出了一种基于FPGA平台的Bayer到YCbCr格式数据转换的设计方法。在Bayer到RGB格式转换阶段,对CMOS传感器输出的Bayer格式数据采用3x3双线性插值算法恢复真彩色图像;在RGB到YCbCr色彩空间转换阶段,结合色彩空间转换公式,优化数字逻辑结构进行硬件描述语言设计。实验仿真结果验证了系统设计的可行性,以及Bayer到YCbCr格式转换的正确性。     

基于PC/104总线的多功能扩展模块设计

工业控制系统中进行控制的PC/104总线计算机往往需要以多种方式的通信,多种功能的数据处理。论文介绍了按照PC/104标准开发带有4个串行口(2个9线RS-232、2个RS-485/442)和1个A/D数据转换及8路数字量输入输出的多功能、通用型扩展模块的方法,设计中所有的控制逻辑都由一块FPGA来实现,A/D转换后的数据也由FPGA中所设计的FIFO来进行缓冲。     

基于FPGA的色彩空间双向转换电路设计

RGB和YUV色彩空间的转换电路广泛应用于视频、图像的压缩和传输中。为减小RGB和YUV色彩空间转换电路的芯片面积,通过采用可编程逻辑器件中嵌入的PLL(Phase Locked Loop)和流水线算法,复用矩阵乘法器结构,只需单一模块电路便可以实现RGB和YUV色彩空间的双向转换。结果表明电路设计只需3个乘法器和3个加法器,最大工作频率达到105.89 MHz。因此,该设计在满足高清数据传输的情况下,大幅节省了芯片面积。     

基于FPGA的RGB和HSV色空间转换算法实现

首先对比了两种颜色描述方式:RGB色空间和HSV色空间.通常显示器的显示机理要求采用RGB色空间的形式,而HSV色空间在图像处理方面有着明显的优势.这两种色空间之间的转换实现有较大的应用需求.本文给出了适用于FPGA平台的RGB色空间和HSV色空间之间的转换算法设计与实现,并通过了FPGA系统的验证,速度和精度都满足实时视频信号处理系统的实用要求.     

场序彩色视频控制系统

采用时序彩色法实现彩色显示,在液晶显示技术中具有良好的发展前景,具有成本低、分辨率高、彩色效果好等优点。文章主要介绍了一套针对南开大学研制的LCoS芯片的场序彩色视频控制系统,该系统采用场序彩色模式,经过实验调试后,最终实现了LCoS芯片的彩色视频显示。在设计的系统中视频数据采用并行的输出方式,降低了整个控制系统的工作频率。系统利用两组外部SRAM对帧数据进行缓存,采用乒乓操作来实现视频的实时连续显示。整个控制系统的核心部分采用一片FPGA来实现,文章详细介绍了FPGA内部数据流处理的算法实现:FPGA采用3组移位寄存器对数据进行动态缓存,实现了串行-并行的数据转换,并将同时输入的红、绿、蓝视频数据转换为红、绿、蓝子场数据;并且充分利用FP-GA内部RAM作为缓存,完成了图像的插值处理,以满足LCoS扫描显示的要求。最后介绍了在时序彩色LCoS显示中出现的问题和难点。     

基于AVR和FPGA高精度数字式移相发生器的设计

提出一种结合AVR单片机和采用FPGA实现直接数字频率合成(DDS)的数字式移相信号发生器的新方案。采用FPGA实现的DDS与专用DDS集成芯片相比,其灵活性更好,可生成任意波形,频率分辨率高,转换速度快,稳定性好,精度高,且均可对频率、相位、幅度实现程控,重要的是他作为IP核具有更大的可移植性。     

一种基于简单移位的二——十进制相互转换算法

十进制码(BCD)与二进制代码相互转换的问题的研究,主要偏重于软件实现.本文基于数制变换的基本原理,提出了移位为基础的、适合硬件实现的转换算法.并根据该算法,构造了63位二进制与十进制代码的转换器.同时,对该算法又进行了扩充,提出基2^<em>r移位的算法,进一步提高性能.从性能的比较可以看出,该算法速度高,逻辑简单,非常适合实时性要求较强的嵌入式领域应用.     

基于FPGA的浮点算法在图像处理中的应用

针对数字图像本身存在的特点，提出了一种基于FPGA的浮点运算方法．该方法根据数字图像中像素点的坐标值和灰度值均为正整数的特点，利用FPGA中较易实现的定点乘法、加减运算和移位操作来实现浮点运算，这种浮点运算方法能够克服传统的浮点运算结构复杂，延时长，难以保证结果的实时性等严重不足。该算法已成功应用于以XC2S200-5PQ208为核心处理器的实时图像消旋系统中，并用ModelSim SE仿真软件进行仿真。实验结果表明，该算法原理简单，速度快，精度可调，适于实时图像处理。     

基于FPGA的32位ALU的设计与实现

针对FPGA运算速度快,设计灵活的特点,提出了一种新颖的利用可编程逻辑器件FP-GA和硬件描述语言VHDL实现的功能齐全的32位ALU的方法.该ALU具备4种算术运算,9种逻辑运算,4种移位运算以及比较、求补、奇偶校验等共20种运算.采用层次化设计,给出了ALU的主要子模块,各模块均占用了较少的逻辑资源（LE）,实现了节省资源与速度提升.通过QuartusⅡ9.1进行编译,Modelsim6.5SE进行仿真,仿真结果与预期结果一致,将设计下载到Altera公司的EP2C35F484C6 FPGA中进行验证,证实了设计的可行性.实验结果表明,采用基于FPGA技术设计运算器灵活易修改,提高了设计效率.     

用FPGA实现异步串口与同步串口的转换

美国TI公司的TMS320C64xx系列DSP芯片的McBSP同步串口不具备与UART(通用异步收发器)异步串口直接通信的能力,为了解决这个问题,扩展DSP芯片的使用范围,文中介绍了一种新的用FPGA(现场可编程门阵列)来实现McBSP同步串口与UART异步串口之间相互转换的方法,通过必要的硬件连接和VHDL软件编程,实现了两种串口的转换,经测试,数据传输正确可靠。     

卷积码编码及其Viterbi译码算法的FPGA实现

探讨了卷积码编码及其Viterbi译码算法的FPGA（Field-Programmable GateArray）实现,根据编码器的结构,分别采用了有限状态机转换的编码法和基于流水线结构的状态转换译码法,有效地提高了编译码的速度.最后给出了（2,1,2）卷积码的编码及其Viterbi译码算法的实验仿真结果。     

A 270-MHz to 1.5-GHz CMOS PLL clock generator with reconfigurable multi-functions for FPGA

A PLL clock generator with reconfigurable multi-functions for FPGA design applications is presented. This clock generator has two configurable operation modes to achieve clock multiplication and phase alignment functions,respectively.The output clock signal has advanced clock shift ability such that the phase shift and duty cycle are programmable.In order to further improve the accuracy of phase alignment and phase shift,a VCO design based on a novel quick start-up technique is proposed.A new delay partition method is also adopted to improve the speed of the post-scale counter,which is used to realize the programmable phase shift and duty cycle.A prototype chip implemented in a 0.13-μm CMOS process achieves a wide tuning range from 270 MHz to 1.5 GHz.The power consumption and the measured RMS jitter at 1 GHz are less than 18 mW and 9 ps,respectively.The settling time is approximately 2μs.     

基于FPGA与LABVIEW的SPWM波研究

SPWM(正弦脉宽调制)波是变频控制中常用的波形.文中提出了一种研究SPWM波的方法,首先离线计算SPWM波脉宽数据,存储到FPGA(现场可编程门阵列)的ROM中,FPGA用查表法产生SPWM波,再采集SPWM波信号并用LABVIEW软件进行频谱分析.用此方法实际产生了各种模式的SPWM波,并对其谐波进行预评估.将FPGA与LABVIEW相结合,可以很方便地获得优化的SPWM波控制模式,具有较高的实用价值.     

Matlab定点仿真在FPGA验证平台中的应用

无论在雷达系统还是在通信系统当中,对其各种信号处理方法进行仿真时,数据是以浮点形式参与运算,当把算法移植到硬件中实现时,数据是以固定长度的二进制形式参与运算。文中介绍如何利用Matlab定点工具箱实现数据的浮点到定点转换,并结合设计实例,阐明了定点仿真在FPGA验证平台中的应用。实践证明,进行定点仿真是FPGA实现的前提,同时还可以验证FPGA中运算结果的正确性。