TMR+Scrubbing SRAM加固型FPGA辐照实验研究

针对卫星平台和载荷对大规模集成电路的依赖性越来越强,尤其是SRAM型FPGA。作为信号处理核心器件,FPGA的单粒子效应备受关注。文中研究了三模冗余和动态刷新两种加固方法,并进行重粒子试验验证,采用不同能量的粒子以对照实验的方式验证了加固方法的有效性,试验结果显示,文中设计的加固方法可以提高抗单粒子性能2倍以上。     

TCAD结合SPICE的单粒子效应仿真方法

为解决传统集成电路抗单粒子加固设计中存在的不足,利用TCAD及SPICE软件,探索出一种单粒子效应仿真与电路抗辐射加固设计相结合的方法。该方法通过TCAD软件的器件建模、仿真单粒子效应对器件的影响,得出器件在单粒子辐射条件下的3个关键参数。利用SPICE软件将此参数转化为模拟单粒子效应的扰动源,进而指导电路抗单粒子效应的加固设计工作。通过对一款SRAM的加固设计及辐射试验对比,证明了该方法的正确性和有效性,同时也为以后单粒子效应设计加固提供了依据。     

基于锎源的N沟道VDMOS器件单粒子效应研究

分析了N沟道VDMOS器件的单粒子辐射损伤机理和损伤模式,讨论了VDMOS器件的单粒子辐射加固措施。使用锎源,对采取了加固措施的一款200V高压N沟道VDMOS器件进行单粒子效应试验研究。对比分析了不同漏源电压和栅源电压以及不同真空度对VDMOS单粒子效应的影响,可为VDMOS器件的单粒子辐射加固、试验验证及应用提供参考。     

基于锎源的N沟道VDMOS器件单粒子效应研究

分析了N沟道VDMOS器件的单粒子辐射损伤机理和损伤模式,讨论了VDMOS器件的单粒子辐射加固措施。使用锎源,对采取了加固措施的一款200 V高压N沟道VDMOS器件进行单粒子效应试验研究。对比分析了不同漏源电压和栅源电压以及不同真空度对VDMOS单粒子效应的影响,可为VDMOS器件的单粒子辐射加固、试验验证及应用提供参考。     

单粒子翻转加固锁存器分析与辐照试验验证

对目前基于软错误屏蔽、施密特触发及双互锁单元结构的几种单粒子翻转加固锁存器进行分析,并从面积、延时、功耗和抗单粒子翻转能力等方面进行综合比较。着重剖析了DICE结构的多节点翻转特性,研究了敏感节点隔离对抗单粒子翻转能力的影响,设计了测试芯片,并进行了辐照试验验证。辐照试验结果表明,相比于其他加固锁存器结构,DICE结构的单粒子翻转阈值最高,翻转截面最低,功耗延时积最小。当敏感节点隔离间距由0.21 μm增大到2 μm时,DICE结构的单粒子翻转阈值增大157%,翻转截面减小40%,面积增大1倍。在DICE结构中使用敏感节点隔离可有效提高抗单粒子翻转能力,但在具体的设计加固中,需要在抗辐照能力、面积、延时和功耗之间进行折中考虑。     

基于标准工艺的抗单粒子数字单元设计方法

基于0.18μm CMOS混合信号标准工艺,研究了一种抗单粒子数字单元的设计方法。采用的单粒子加固措施包括:在时序逻辑的电路结构中采用RC滤波结构;在版图结构中采用N+/P+保护环结构以及增加阱接触和衬底接触的通孔数目。以D触发器DFFX2为例,验证了其具有良好的单粒子加固性能。参照标准数字单元库设计流程,开发了一款抗单粒子数字单元库,并应用于高性能数据转换器项目中。     

星载Flash型FPGA单粒子翻转加固试验研究

针对低等级器件抗辐射能力较差的特点,需开展应用加固以满足宇航应用,对一款Flash型现场可编程门阵列(FPGA)开展抗单粒子翻转(SEU)加固设计,并利用地面模拟试验进行加固效果验证,结果表明器件加固后块随机存储器(BRAM)区翻转截面下降近2个数量级,寄存器单粒子翻转截面下降约75%,验证了加固措施的有效性。结合典型轨道环境,计算了器件在轨翻转率,BRAM区翻转率下降4~5个量级,寄存器翻转率下降2~3个量级,可为在轨应用提供指导。     

微处理器故障注入工具与故障敏感度分析

总结了单粒子效应的各种表现形式,明确在集成电路抗单粒子加固时应着重考虑单粒子翻转和单粒子瞬变.通过分析、对比大量故障注入方法,设计了基于仿真的自动故障注入及分析系统,具有模型准确、运行速度快、自动化程度高等特点.采用此系统分析了一款32bit RISC微处理器对单粒子翻转和单粒子瞬变两种故障的敏感度.通过注入约2×105个故障,保证了实验的统计意义.试验分析指出,在设计加固微处理器时应该着重考虑存储单元、时钟信号和关键模块.     

SiGeBiCMOS线性器件脉冲激光单粒子瞬态效应研究

验证SiGe BiCMOS工艺线性器件的单粒子瞬态（Single Event Transient,SET）效应敏感性,选取典型运算放大器THS4304和稳压器TPS760进行了脉冲激光试验研究。试验中,通过能量逐渐逼近方法确定了其诱发SET效应的激光阈值能量,并通过逐点扫描的办法分析了器件内部单粒子效应敏感区域,并在此基础上分析了脉冲激光能量与SET脉冲的相互关系,获得了单粒子效应截面,为SiGe BiCMOS工艺器件在卫星电子系统的筛选应用以及抗辐射加固设计提供数据参考。     

脉冲激光试验评估模拟电路单粒子效应

利用脉冲激光对典型模拟电路的单粒子效应进行了试验评估及加固技术试验验证,研究2种不同工艺的运算放大器的单粒子瞬态脉冲(SET)效应,在特定工作条件下两者SET脉冲特征规律及响应阈值分别为79.4 pJ和115.4 pJ,分析了SET脉冲产生和传播特征及对后续数字电路和电源模块系统电路的影响。针对SET效应对系统电路的危害性,设置了合理的滤波电路来完成系统电路级加固,并通过了相关故障注入试验验证,取得了较好的加固效果。     

抗辐射128kb PDSOI静态随机存储器

介绍在部分耗尽绝缘体上硅(PD SOI)衬底上形成的抗辐射128kb静态随机存储器.在设计过程中,利用SOI器件所具有的特性,对电路进行精心的设计和层次化版图绘制,通过对关键路径和版图后全芯片的仿真,使得芯片一次流片成功.基于部分耗尽SOI材料本身所具有的抗辐射特性,通过采用存储单元完全体接触技术和H型栅晶体管技术,不仅降低了芯片的功耗,而且提高了芯片的总体抗辐射水平.经过测试,芯片的动态工作电流典型值为20mA@10MHz,抗总剂量率水平达到500krad(Si),瞬态剂量率水平超过2.45×1011 rad(Si)/s.这些设计实践必将进一步推动PD SOI CMOS工艺的研发,并为更大规模抗辐射电路的加固设计提供更多经验.     

PDSOI 静态随机存储器的总剂量辐照加固

对PDSOI CMOS 器件及电路进行总剂量辐照的加固势必会引起其性能下降,这就需要在器件及电路加固和其性能之间进行折中.从工艺集成的角度,对PDSOI CMOS器件和电路的总剂量辐照敏感区域:正栅氧化层、场区氧化层及埋氧层提出了折中的方法.采用此种方法研制了抗总剂量辐照PDSOI SRAM ,进行总剂量为2×105 rad(Si)的辐照后SRAM的各项功能测试均通过,静态电流的变化满足设计要求,取数时间:辐照前为26.3 ns;辐照后仅为26.7 ns.     

航天电子系统中电子元器件选用的途径分析

针对航天电子系统中的电子元器件选用的途径一一采用抗辐射加固器件和采用高性能商用器件进行了比较分析;阐述了空间飞行器采用抗辐射加固器件的优点和存在的问题,探讨了采用高性能商用器件的几种途径,抗辐射加固、冗余设计、筛选测试,以及存在的问题和面临的风险;以神舟四号飞船中商用器件的使用作为筛选测试的空间应用实例。给出了其在轨飞行的试验结果;并提出了商用器件的筛选测试必将成为商用器件空间应用的一个新的发展趋势。     

Low-memory and high-performance architectures for the CCSDS 122.0-B-1 compression standard

Two low-memory and high-performance architectures for the CCSDS 122.0-B-1 standard are proposed. They use novel memory organizations to reduce the total memory requirements in order to be implemented in a single FPGA device. The architectures were implemented in radiation-hardened and commercial FPGA devices. Based on the experimental results for the case of Virtex5QV radiation-hardened device, the throughput is 135 MSamples/sec for image with 12 bits/pixel and horizontal resolution up 8192 pixels. Also, the proposed architectures outperform the existing one in terms of the memory requirements and area.     

功率集成电路TID加固环栅器件研究现状综述

总结了标准工艺下功率集成电路中总剂量辐射(TID)加固环栅MOS器件与环栅功率器件的研究现状,归纳了不同结构形态的环栅器件的性能优劣,推荐8字形环栅MOS器件、华夫饼功率器件及回字形LDMOS器件结构用于功率集成电路的TID加固设计。同时,阐述了现有环栅MOS器件等效W/L的建模情况,提出保角变换是环栅MOS器件等效W/L精确建模的重要方法,最后还给出了环栅器件建库的基本流程。     

一种带频率识别功能的抗辐照高压电源设计

设计了一种具有频率识别功能的抗辐射高压电源.该电路鉴频范围15～25 kHz,输出电压7 800 V,输出电压建立时间小于1 s.通过对电路结构的优化,减少了输出高压建立时间,减小了鉴频电路对输出电压的延时;通过采用数字鉴频,提高了鉴频电路的抗辐射能力,提升了整体电路的综合抗辐射能力.研制的具有鉴频功能的高压电源可同时满足抗中子注量、抗总计量、抗γ剂量率等要求.仿真结果和最终测试波形表明,电路设计满足要求.     

Enhancing the performance of radiation-hardened embedded computer systems

Adaptive clock-rate switching is discussed in terms of enhancing the performance of radiation-hardened embedded computer systems. Clock rate is optimized by evaluating the closeness of the current failure rate to its maximum allowable level.     

适合于制作绝缘体上硅的硅片粘合技术及其应用

本文介绍了将我们开发的硅片粘合技术与传统Ｖ形槽隔离工艺相结合而研制成功的一种新的介质隔离方法。文中指出了传统Ｖ形槽介质隔离方法的不足，给出了新的介质隔离方法的工艺路线，介绍了该方法在抗辐照集成稳压器中的应用。     

抗辐射加固版图技术的性能比较

Total ionizing dose （TID） effect and single event effect （SEE） from space may cause serious effects on bulk silicon and silicon on insulator （SOl） devices, so designers must pay much attention to these bad effects to achieve better performance. This paper presents different radiation-hardened layout techniques to mitigate TID and SEE effect on bulk silicon and SOl device and their corresponding advantages and disadvantages are studied in detail. Under 0.13μm bulk silicon and SOl process technology, performance comparisons of two different kinds of DFF circuit are made, of which one kind is only hardened in layout （protection ring for bulk silicon DFF, T-gate for SO! DFF）, while the other kind is also hardened in schematic such as DICE structure. The result shows that static power and leakage of SOI DFF is lower than that of bulk silicon DFF, while SOI DFF with T-gate is a little slower than bulk silicon DFF with protection ring, which will provide useful guidance for radiation-hardened circuit and layout design.     

SOI Process Using Chemical Treatment and Bonding of Si Wafers

An SOI process including wafer bonding and splitting is developed and evaluated by experiment. Trial SOI wafers are fabricated and characterized. It is concluded that such wafers might serve as a starting point for making radiation-hardened, thermally stable ICs and special-purpose sensors and MEMS.