基于FPGA的软硬件协同测试的设计与实现

在软硬件的开发阶段中,测试结果直接关系到这个软硬件能否顺利进行调试应用。其中,硬件的测试往往容易受外界因素的影响,如环境、计算机设备等,可以通过一些仿真软件来避免外界环境的影响,但是其测试速度比较慢,不利于硬件的开发进度。面对这一难题,文章从FPGA的软硬件协同测试角度出发,利用PC机和测试硬件设备的特点,进行FPGA的软硬件协同测试的设计,努力实现FPGA的软硬件协调测试系统在软硬件的测试和分析中的应用。     

基于FPGA快速平方根算法的实现

平方根算法是科学计算和工程应用中的基本运算之一,然而由于此算法的复杂性,因此用FPGA很难实现。一般的平方根算法,使用一定量的迭代运算,由传统的加法器和减法器构成,资源占用少,但速度较慢。而在一些实时性要求较高的系统中,对速度的需求比较高。基于此,给出了一种平方根算法,是由高通流水线方式实现,由多路加法器和减法器构成,能够在一个周期内给出结果,相对于传统的平方根算法速度大大增加了。     

基于FPGA的平方根升余弦滤波器设计

为了满足陆上集群无线电(TETRA)数字集群系统对基带信号成形处理的要求,提出了一种用于TETRA数字集群系统的平方根升余弦(SRRC)滤波器设计,论述了基带成形滤波和SRRC滤波器的基本原理,分析了窄带调制带宽限制、TETRA邻道干扰限制和滤波器阶数等需解决的问题,论述了滤波器参数设计和FIR滤波器FPGA实现等关键技术,完成了对基于FPGA的SRRC滤波器设计的仿真分析。     

高阶平方根升余弦滚降滤波器的FPGA实现

以数字电视解调端256阶平方根升余弦滚降(SRRC)滤波器的设计为例,比较了直接型和转置型高阶FIR滤波器的FPGA实现,分析了两种滤波器结构各自的优缺点.     

基于Altera FPGA的软硬件协同仿真

简要介绍了软硬件协同仿真技术，指出了在大规模FPGA开发中软硬件协同仿真的重要性和必要性，给出基于A1tera FPGA的门级软硬件协同仿真实例。     

采用软硬件协同设计的SoftMax函数的FPGA实现

人工神经网络中,需要对大量数据进行非线性函数计算。低功耗实现和非线性函数的加速运算成为急需解决的需求。论文基于ZYNQ硬件平台和ARM处理器,进行了软硬件协同设计和FPGA硬件加速器IP的设计,实现了非线性激活函数SoftMax,功耗和误差分布达到设计预期。     

一种定点DSP实现平方根函数的新方法

从定点DSP(数字信号处理器)芯片数据特点出发,针对进行复杂函数处理的运算量和计算精度的要求,以平方根函数的处理为例,提出了一种有效实现平方根函数计算的程序设计方法:以泰勒级数展开方法为基础,将因收敛过慢产生较大误差的数值区域和超出Q15格式数据范围的数值区域映射到可精确产生函数值的区域,通过这种分区映射的方法有效地扩展自变量的动态范围,满足实际工程的需要。最后在TMS320VC5402定点DSP上实现了此算法,验证了其具有精度高、速度快、编程简便等优势。     

基于ARM SoC的FPGA原型验证

ARM是目前SoC设计中应用最为广泛的高性价比的RISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本.     

FPGA中RAM资源的测试定位算法研究及实现

在XC4000系列FPGA中,每个CLB的两个四输入查找表都可以被配置成随机存取存储器(RAM),RAM可以为FPGA提供存储大量数据的能力,因此,对RAM的测试是FPGA完备性测试必不可少的部分.根据RAM的结构和功能,提出一种有效的测试方法,并以XC4010E-PQ160为例,使用SOC软硬件协同验证平台,证明两次配置就可以完成对RAM的全覆盖可定位测试.     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

Non-Restoring开方算法及FPGA实现

简单介绍了开方运算的Non-Restoring算法,并对该算法的实现问题进行了深入研究。与其他一些算法相比,该算法具有计算过程简单、结果准确等优点。基于特定专用集成电路（ASIC）和VHDL语言,给出了用现场可编程门阵列（FPGA）实现该算法的一种方案。     

基于定点LMS算法的自适应天线阵技术及其FPGA实现

如何在满足实时性及精度的前提下实现LMS算法一直是工程上的难点。根据SINR（信干噪比）对天线阵元的输入信号进行了建模,提出一种适合于FPGA（现场可编程门阵列）实现的定点数制,并在满足算法实时性的前提下在FPGA上实现了LMS（最小均方）算法。测试结果表明采用这种定点数制的算法所形成的天线阵方向图具有较好的性能。     

用FPGA实现快速傅立叶变换

介绍了一种基于FPGA的FFT算法的实现方法。用VHDL语言完成系统设计描述，经过编译、综合和下载，给出了仿真测试的结果。在FPGA芯片上运行的兀叩算法具有速度快和抗干扰能力强的硬件实现的优点；用VHDL语言实现的基于FPGA的FFT算法具有很好的可移植性，可以重复使用，从而大大提高了设计效率。     

微处理器的快速开方计算方法

在基于微处理器的自动控制系统中对有效值进行等量计算时,针对利用传统开方算法计算存在速度慢、效率低,对实时控制算法和结果产生不利影响的缺点,提出了一种基于迭代思想的新型开方算法。该算法在使用时先确定计算初值,然后只需进行简单的整数除法等运算即可快速完成开方计算,计算结果具有较高的精度,大幅减少计算周期,提高了计算效率。且该算法不受微处理器内部资源限制,适用于普通8位、16位单片机和DSP等,支持整数开方和浮点开方计算。     

基于平方根UKF的新型单站无源定位算法

针对单站无源定位可观测性弱,收敛速度慢,定位精度差等问题,在此采用综合利用相位差变化率、多普勒变化率对目标进行定位的方法。在此基础上,将一种新的非线性算法即平方根UKF算法应用单站无源定位中,计算机仿真表明在不同的参数测量精度条件下,新算法稳定性更高,收敛速度更快,定位精度更高。     

基于FPGA的CORDIC算法实现

针对传统CORDIC算法延时大,消耗资源多的缺点,在平行CORDIC算法的基础上提出了一种优化的平行算法,利用二进制转两极算法和微旋转角度编码对低部和高部的旋转方向进行预测,并在高部旋转中利用正反旋转抵消的策略来进一步减少旋转次数,提高运算速度。采用FPGA对提出的算法进行了硬件设计和验证,结果表明,计算迭代次数少,资源消耗少,精度较传统算法来说都有了明显改善。     

基于Adaboost算法的人脸检测系统实现

在嵌入式平台上用软件实现、软硬件协同、全硬件实现三种实现方法,全面考察了Adaboost算法在嵌入式平台的性能.在Xilinx XUPV2P开发板上,软件实现的检测速度是0.5fps,软硬件协同是1fps,而全硬件实现获得了80fps的检测速度,完全达到实时需求.     

基于FPGA的小波去噪的硬件实现

为了解决传统频域去噪法在光信号处理中单分辨率的局限性,提出了具有多分辨性的小波去噪法,并通过对比验证其有效性。由于小波去噪实现对硬件的要求较高,采用现场可编程门阵列做硬件平台来实现基于分布式算法的小波运算,将复杂的乘法运算转化为简单的并行查表累加过程,提高了运算效率,完成了小波算法的硬件移植。最后设计了基于现场可编程门阵列的采集系统,并在其上进行了小波去噪的硬件验证。结果表明,小波去噪算法在现场可编程门阵列平台上得到了很好的实现,且去噪效果良好。     

QR_RLS算法的浮点脉动阵结构研究与FPGA实现

随着雷达信号处理技术的不断发展,对实时并行性和处理精度都提出了更高的要求,脉动阵结构是雷达信号处理中一种关键并行处理结构.文中介绍了一种基于QR_RLS算法的浮点脉动阵结构.为了提高运算速度,充分利用资源,引入了自定义浮点格式及该格式下的浮点运算单元的设计,并改进了平方根算法,提高了运算精度.在FPGA上实现了这种脉动阵结构,结果表明这种自定义浮点格式的脉动阵结构在提高了运算精度的同时,降低了相应的资源占用率,对实时信号处理的工程设计具有较高的参考价值.     

基于FPGA的横向LMS算法的实现

横向LMS算法是实现自适应数字波束形成的基本方法之一.提出了一种用Matab/Simulink中DSP Builder模块库设计算法模型,然后应用FPGA设计软件Modelsim、QuartusⅡ分析自适应滤波器时钟速度和消耗逻辑单元数的设计方法.实验表明:该方法易于实现、简单可靠.