一种基于FPGA的抢答器设计

介绍一种基FPGA的抢答器设计,给出了顸层电路原理图和主模块的部分VHDL源程序。利用MAX＋PLUSⅡ开发平台完成了编译、仿真,并下载到EPF10K10LC84—4器件中进行测试。该抢答器不仅能实现互锁、自锁和倒计时功能,而且能用声音、数码管准确提示抢答的优先结果和犯规情况,具有广泛的应用前景。     

基于FPGA的通用型自动配料控制系统的设计

介绍了基于FPGA的通用型自动配料控制系统的设计和工程实现过程;设计采用了可编程逻辑器件FPGA,并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的XC2S100ePQ208-6芯片上编程实现;该系统由控制器、存储器、分频器、计数器、串口通讯、微型打印机及显示译码器组成;该设计可以完成人为设定参数,由控制系统调用运行,并可完成手动及自动配料,并在自动配料后对各个数据进行统计,产生相应的各种报表.     

一种基于FPGA的顺序迭代FFT设计

本文从顺序迭代的角度提出了一种高效的,容易实现的,占用资源少的FFT算法结构,通过合理的设计使得系统占资源少而且高效,同时亦足够简单。本文详细描述了整个设计,在精简程度、完全的流水化、控制结构方式、蝶形运算、时序配合、存储地址生成等方面均有一些特点。     

一种基于FPGA的顺序迭代FFT设计

本文从顺序迭代的角度提出了一种高效的,容易实现的,占用资源少的FFT算法结构,通过合理的设计使得系统占资源少而且高效,同时亦足够简单.本文详细描述了整个设计,在精简程度、完全的流水化、控制结构方式、蝶形运算、时序配合、存储地址生成等方面均有一些特点.     

一种基于FPGA的AD9945驱动设计

介绍了AD9945高速CCD信号处理芯片,并对其工作流程进行了研究。分析了AD9945芯片内部各个驱动信号的作用及其时序关系,提出了结合FPGA运用VHDL硬件语言对该芯片的驱动信号进行编程的思想,最后通过QUARTUSII软件对程序进行时序仿真,并得到正确的仿真时序图,从而验证了这种编程思想的正确性。     

基于FPGA/CPLD和VHDL语言的交通灯控制系统设计

用VHDL语言设计交通灯控制系统,并在MAX+PLUSII系统对FPGA/CPLD芯片进行下载,由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高,而且体积小。体现了EDA技术在数字电路设计中的优越性。     

基于可编程器件FPGA的控温电路仿真设计

为了解决目前FPGA在控温电路中的设计难题,使可编程器件FPGA更好地为广大编程技术人员所掌握,在方法上采用对时间计数器（时钟）、状态机（时序电路）、显示驱动、输入输出信号和相应管脚等设置的编程,使用verilog语言设计控制器来实现对整机电路的控制,用开发系统下载芯片进行功能检查并完成调试仿真（检查仿真波形）,详细描述控制事件的处理过程,并通过实例演示了该方法的实际效果。对于从事FPGA的研发技术人员在控温电路的设计思路上将提供一定的帮助。     

基于FPGA流水线RISC微处理器的设计

文章介绍了基于FPGA的流水线RISC微处理器的设计,包括关键模块设计和流水线设计.所设计的微处理器主要由ALU,译码单元,取指逻辑,寄存器堆,指令存储器,数据存储器等关键模块组成,其指令和数据长度都为32位,采用三种寻址方式.通过对关键模块的时序分析,设计合理的流水线.文章着重分析了因流水线产生的相关性问题.并采用旁路技术(Forwarding)和硬件"猜测法"加以解决.综合和功能仿真结果表明该RISC处理器达到了设计要求,其最高时钟频率达到74.59MHz.     

一种基于FPGA技术的高速数据通讯卡

介绍一种基于ＦＰＧＡ技术的，用于单片机控制的人机与微计算机间交换信息的数据通讯卡，通讯卡的结构简单，体积小，采用ＩＳＡ１６总线，从机与主机并行传输数据，传输速度可达２００ｋｂｐｓ以上，设有Ｐａｓｓｗｏｒｄ判别、通讯卡识别、从机识别等多项功能，使用方便。     

一种基于CPLD的DMA控制器IP核设计

介绍了一种基于CPLD实现的CPU停机方式DMA读传送的方法，并给出了相应的原理图及核心部件的VHDL程序。采用此方案可以显著提高单片机的数据传输速度。     

16位嵌入式微处理器核的设计及验证

采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC 1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC 1的正确性。在Xilinx Spartan 2芯片上的统计结果表明,HEUSoC 1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。     

64位微处理器的现状与发展

本文介绍了目前世界上主要的64位微处理器的历史、现状及未来的发展方向,并介绍了各制造商的技术水平和产品的主要性能.     

FPGA-based methodology for depth-of-field extension in a single image

Computer vision applications rely upon high resolution images with extended depth of field (DoF). Most approaches contain arrays of lenses and computing intensive algorithms that must be calibrated every time, to reach in-focus images; however, by changing directly the system focal length, resolution and information are lost. Traditional methods consist in taking a great number of images varying the optical system pupil aperture, whereas, the post processing system demands a great amount of computational resources with long processing time and high implementation cost. In this work a novel methodology for DoF extension that applies a complex-amplitude mask during a single image pre-processing taken at full pupil aperture, and a Wiener filter for the image recovery without focalization errors, during post-processing, is introduced. An FPGA-based implementation shows the feasibility of the proposed methodology for real-time DoF extension. Obtained results demonstrate qualitatively and quantitatively the effectiveness of the proposed FPGA-based method, which offers a reconfigurable solution for online DoF extension on a single image, in real time.     

16位定、浮点微处理器的设计

NPU1750A微处理器是西北工业大学航空微电子中心自主设计的基于MIL-STD-1750A标准的16位定、浮点微处理器。该处理器具有处理定点数据和浮点数据的功能,文章提出了一种新的浮点执行部件的设计方案,使其既能处理浮点运算,也能处理复杂的定点运算。在控制器设计中,为减少控制存储器的字长,该文提出了分页式微程序寻址的控制器设计思想。文章着重讨论了NPU1750A的数据通路和控制通路设计思想与设计实现,并就缩短关键路径,提高工作速度进行了讨论。该微处理器的设计采用SYNOPSYS工具,用VHDL语言描述、模拟和综合,并在ALTERA的FPGA上实现,规模约16万等效门,全部通过了原理样机验证。     

基于FPGA的图像处理电路的设计与实现

以FPGA为平台,设计了灰阶变化、图像压缩、边缘检测等图像处理电路。与传统的设计方法相比较,本设计不仅具有FPGA电路特有的开发周期短、设计效率高、扩展性和升级性良好、设计灵活等特点,而且由于系统采用硬件电路实现,因此在图像处理的速度上具有明显的优势。     

一种基于FPGA的实时图像转换控制器设计

介绍了XGA标准,设计了一种基于FPGA的XGA标准图像实时控制器,它将PAL制式的电视信号转换成XGA格式的信号。重点讨论了图像数据的结构转换过程及控制器的内部结构。     

16位CISC CPU的FPGA设计

介绍了一种基于FPGA技术的16位CISC的微处理器系统的设计。该系统采用VHDL语言自顶向下的设计方法,可以完成算术和逻辑运算、数据内部传输、数据位操作、逻辑判断与跳转、数据输入输出共5大类,32条指令。在QuartusⅡ9.0中仿真成功,结果表明该CPU可以准确地完成各种指令组成的程序。     

基于FPGA的数字下变频器设计

本文设计和实现了基于FPGA的数字下变频器DDC,用于宽带数字中频软件无线电接收机中。采用自上向下的模块化设计方法,将DDC的功能划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。这样做比传统ASIC数字下变频器具有更好地可编程性和灵活性,从而满足不同的工程设计需求。     

嵌入式微处理器中断控制单元的设计

文章详细分析了嵌入式微处理器中的中断控制机制。对于可以设置是沿有效或电平有效的中断请求的接收提出了三种方案并比较了它们的优缺点。然后根据该处理器的要求给出了产生到微程序控制器的中断请求的算法,最后给出了键保护模式下中断响应中硬件处理流程。     

基于FPGA的生命探测仪算法研究与系统设计

给出了一种基于FPGA的生命探测信号处理系统的设计方法。从理论上研究了生命探测仪的算法及其软硬件系统。其中在FPGA软件设计中利用模块化的思想方法分别设计了FIR滤波器、异步FIFO、UART、电池监控、功能控制等功能模块。最后完成人体特征信号和体动信号的分析与提取,实现了非接触情况下生命探测与发现。相对于传统的生命探测仪,该设备具有体积小,功耗低,操作简单,携带方便等优点,特别适用于野外和战场生命探测等应用场合。