应用于脉冲式超宽带接收机的低功耗欠采样电路

给出了一款应用于脉冲式超宽带(IR-UWB)接收机的低功耗采样电路设计方案。该采样电路使用0.13μmCMOS工艺,采样速率达到了4.224GS/s。在设计中,应用了等效采样技术来提高采样电路的整体采样速率。同时使用了失调校准技术来消除各通道本身以及各通道之间的失调电压,该失调校准技术不需要前置放大器,不消耗静态电流。该采样电路只需要单相位时钟,而一般传统的采样电路需要差分时钟。该采样电路能够在4.224GS/s高采样速率时依然保持高的分辨率(1mV),突破了传统采样电路速度与精度之间不可调和的矛盾。在1.2V电源电压下,该采样电路功耗2.4mW,有效面积为0.4mm2。     

5 Msample/s两倍增益差分采样/保持电路的设计和分析

设计和分析了一种用于10位分辨率,5 MHz采样频率流水线式模数转换器中的差分采样/保持电路.该电路是采用电容下极板采样、开关栅电压自举、折叠式共源共栅技术进行设计,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了采样电路的线性度,节省了芯片面积、功耗.电路是在0.6 μm CMOS工艺下进行模拟仿真,当输入正弦波频率为500 kHz,采样频率为5 MHz时,电路地无杂散动态范围(SFDR)为75.4 dB,能够很好的提高电路的信噪比,因此该电路适用于流水线式模数转换器.     

两倍增益10位100 MSPS CMOS采样/保持电路

提出了一种两倍增益高线性、高速、高精度采样/保持电路。该采样/保持电路通过对输入信号实现两倍放大,改善了高频非线性失真;一种新型的消除衬底偏置效应的采样开关,有效地提高了采样的线性度;高增益和宽带宽的折叠共源共栅运算放大器保证了采样/保持电路的精度和速度。整个电路以0.35μm AMS Si CMOS模型库验证。模拟结果显示,在输入信号为49.21875MHz正弦波,采样频率为100 MHz时,增益误差为70.9μV,SFDR可达到84.5 dB。     

基于采样保持器的滤波电路研究

研究和探讨了基于采样保持器的滤波电路———采样保持滤波SHF电路,即利用采样保持器的采样保持特性,对某些特定波形模拟信号进行滤波处理。理论分析表明,这种SHF电路是可行的;实验仿真也证实,相对于传统的有源RC滤波电路,这种SHF电路具有更优异的处理效果。SHF电路结构在一定程度上解决了有源RC滤波电路对某些特定信号处理不足的问题。     

新型CMOS采样/保持电路的设计研究

讨论了目前各种先进的采样／保持电路结构，基于底极板(BottomPlate)采样技术和引导开关技术，设计了一种新型的全差分开关电容双采样保持放大器，有效地消除了电荷注入和时钟馈通效应，并保证了较高的单位增益频率、采样速率和信号建立时间。电路设计基于TSMC 0．35μm CMOS工艺Bsim3模型，并采用Hspice工具对设计进行了仿真验证。     

一种用于12位250MSPS流水线ADC的中频采样前端

设计了一种具有中频采样功能的流水线ADC采样保持前端电路.采样保持前端电路采用基于开关电容的底板采样翻转式结构,运算放大器采用了米勒补偿型两级结构以提高信号摆幅,采样开关采用了消除衬底偏置效应的自举开关以提高中频采样特性.该采样保持前端电路被运用于一种12位250 MSPS流水线ADC,电路采用0.18μm lP5M 1.8 V CMOS工艺实现,测试结果表明该ADC电路在全速采样条件下对于20 MHz的输入信号得到的SNR为69.92 dB,SFDR为81.17 dB,-3 dB带宽达700 MHz以上,整个前端电路的功耗为58 mW.     

基于等效采样的超宽带窄脉冲接收电路设计

超宽带探地雷达在无损检测系统中得到越来越广泛的应用，接收电路是整个无损检测技术的关键，采用顺序等效采样技术设计了一款新型的窄脉冲接收电路，该电路可以利用低速Ａ/Ｄ实现对高频信号的等效采样，利用ADS对该电路进行仿真，输入10ＭＨｚ重复频率的2ｎｓ 三角波信号，采样脉冲带有100ｐｓ的步进延时方波信号对输入信号进行采样，输入信号经过该电路后脉冲宽度降低为2μｓ，频率降低了1000倍，实测结果显示该电路可以实现对输入信号的等效采样，输出信号频率降低了 200倍。     

一种具有采样保持功能的开关电容积分器

本文提出了一种开关电容积分器结构,运用增益提高技术的折叠式共源共栅放大器实现,可应用于具有采样保持功能的电路中.基于标准的65nm CMOS 工艺,通过 HSPICE 仿真验证,结果表明,该积分器在采样相与积分相能保持相同电平,且对输入信号起到采样和保持作用,在输入信号的 VPP =1.4V 、频率为10kHz 、采样频率为6.144M Hz 条件下,电路的 T HD 为-112dB .     

一种采用低阈值技术实现的高速采样保持电路

提出了一种采用低阈值技术实现的高速采样保持电路.采样保持电路采用电容翻转式架构,利用栅压自举开关技术提高了采样开关的线性度,通过下极板采样技术减小了电荷注入效应.提出的放大器与传统的套筒式共源共栅极放大器在电路结构上相同.不同点在于,该放大器采用了低阈值设计技术.优势在于,在特定工艺下通过低阈值器件补偿可实现高增益带宽...     

CCD低噪声读出电路设计

以红外增强型图像传感器TH7888A所得的微弱电压信号为输入,对图像传感器的模拟前端处理电路进行设计。采用巴特沃斯低通滤波器和全差分双相关采样的方法,提高整体电路的信噪比为67 dB,从而减少了后续电路的输入噪声。使用Proteus对所设计的低噪声、高增益放大电路的功能和噪声分析等特性进行全面的实验。实验结果表明,该设计能有效放大微弱电压信号,并可以对放大的电压信号进行准确的相关双采样去除KTC噪声、复位噪声。最后,在实际应用中,使用FPGA为硬件设计载体,以vivado作为软件开发环境,使用Verilog语言对时序发生器进行了硬件描述。FPGA生成的模拟信号分别作为读出电路的输入和采样的触发信号,并验证了其正确性和可行性。     

简单的激光窄脉冲信号准峰值采样保持电路

介绍了一种能完成高速采样保持功能的电路，与一般的准高速采样保持电路相比，后者采样时间长，不能满足激光窄脉冲信号的采样要求。国外高速采样保持集成电路器件价格昂贵、体积较大、使用不便，难以普及应用。准高速采样保持电路响应时间短、电路简单、成本低、能较好地满足峰值存贮的要求。通过电路试验和整机试验证明电路是可行的。     

RF电路瞬态包络分析算法研究

瞬态包络分析算法是一种快速有效的仿真算法，被广泛应用于RF电路仿真中，文章主要研究了基于打靶法的瞬态包络分析算法－采样包络算法，并给出了该算法的具体流程和计算机实现结果。     

基于随机共振电路模拟的微弱周期信号检测

采用电路模拟非线性Duffing振子，利用其随机共振机制来检测微弱周期信号。针对随机共振只适用于极低频输入信号的限制，引入一种适当的变量变换可以将高频信号转化成符合随机共振理论要求的低频信号进行处理，增强了该方法在工程应用中的可行性。采用电路模拟方法检测微弱周期信号，不需要象随机共振数值仿真所要求的那样对信号过采样，在满足采样定理的条件下，可以取较小的采样频率，降低了对硬件的要求。实验表明，该方法能有效地从强背景噪声中检测出微弱周期信号，在机械系统故障早期检测、化学谱信号提取、多传感器测量等领域有实际应用价值。     

采用负反馈结构设计的高性能MOS开关

采样保持电路是高速高精度模/数转换器的重要组成部分。采样保持电路中的MOS开关的性能会影响到整个系统的信噪比(SNR)和信号噪声及失真比(SNDR)等各项指标。本文设计的负反馈结构,实现了MOS开关的导通电阻和输入信号无关,同时还采用了电容充放电技术,极大程度上减小了开关在采样过程中对信号的影响。     

中频信号接收与处理电路研究

介绍了一种中频信号接收与处理电路设计,在研究了中频信号带通采样理论的基础上,设计了一种基于ADC+FPGA+DSP结构框架的中频信号接收与处理电路,对ADC转换器电路、FPGA及外围电路、DSP及其外围电路以及电源模块电路的设计进行了详细介绍。该中频信号接收与处理电路可以实现125MSPS的采样速率,FPGA和DSP的采用为后续信号处理提供了强大的硬件支持。因此,该中频信号接收与处理电路具有较高的实用价值。     

一种用于高精度SAR ADC的采样失真消除电路

提出了一种新型双板采样的采样失真消除电路,可用于16位差分型高精度SAR ADC。为了消除采样开关导通电阻导致的信号失真,该采样失真消除电路由器件尺寸成比例关系的两条采样路径组成,通过两条路径作差将差分两端的误差电荷相互抵消。相较于传统的顶板采样或底板采样,双板采样放大了差分输入信号的幅值,避免了电荷作差造成的信号衰减。仿真结果表明,在1 MS/s的采样率下,对于300 kHz的正弦输入信号,该采样失真消除电路的总谐波失真降低了15 dB,无杂散动态范围提高了19 dB,采样电路的信噪比为112 dB。     

LEM闭环传感器在信号采样中的应用

LEM传感器可广泛用于电力电子行业的电量控制和测量,以保证系统的高效、可靠性和安全.介绍了LEM闭环电流、电压传感器的性能、基本工作原理以及应用注意事项,给出了该传感器在直流电压、交流电流及电源电压同步信号采样中的应用电路,同时给出了采样电路中采样电阻的选择方法.     

一种新型双采样CMOS采样保持电路

应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真.仿真结果表明,在2.5V电源电压下,当输入信号频率为37MHz时,采样保持电路可获得11bit的精度,消耗13mW的功耗.     

通信信号处理应用过采样技术的思考

经过过采样后,通信信号会具有平稳性和循环性,一般来说循环平稳的信号在处理时要比非平稳信号简单,实现起来也容易,因此可以说采样技术是实现通信信号能平稳循环的关键所在。为此,文章主要介绍了过采样技术及过采样理论,并简单阐述了过采样技术在通信信号处理中的运用。     

一种低电压高精度125 MHz采样/保持电路

介绍了一个低电压高精度的高速采样／保持电路。该电路的电源电压为1．8V，在125MHz频率时钟采样时，可达到10位以上的精度；采用栅源电压恒定的栅压自举开关，极大地减小了采样的非线性失真，同时，有效地抑制了输入信号的直流偏移；高性能增益自举的折叠式级联运算放大器减小了有限增益和不完全建立带来的误差。整个电路以0．18μm CMOS工艺库验证，功耗仅为11．2mW。