基于FPGA的高速图像采集/处理卡

以高性能FPGA作为核心的高速图像采集处理卡,较好的满足了大多数图像处理系统中数据量大,实时性强的要求.同时,在FPGA中用硬件描述语言实现了图像的预处理算法,相对于软件实现的预处理算法具有极大的速度优势,简化了后续处理软件的工作量,大大提高整个图像处理系统的速度和效率.     

基于FPGA的高速数据采集系统的设计与实现

为了解决高速数据采集过程中的数据量大、实时性、传输速率等问题,提出了一种基于FPGA的高速数据采集系统的实现方案.该方案以FPGA作为主控芯片,实现模拟信号通道的可控、A/D转换控制、DDRⅡ SDRAM数据缓存、PCI总线数据的传输四个主要功能,系统采用Verilog HDL语言,通过Quartus Ⅱ6.0软件编程来实现IP核的控制,从而实现多个ADC08B200芯片进行数据采集,通过DDRⅡ SDRAM进行数据缓存,将数据通过PCI总线传输到PC机.系统经过PC机的测试软件,能够很好地完成高速数据采集系统的任务要求.     

异步FIFO的FPGA实现

本文提出了一种用FPGA芯片实现异步FIFO的方案，重点强调了异步FIFO握手信号FULL、EMPTY的设计，并用VHDL语言给以实现。     

基于FPGA瞬变微光能量探测系统的数据采集和存储设计

在分析目标信号特性的基础上,提出瞬变微光信号探测系统数据采集和存储单元实现方案。针对系统对数据采集和存储的特殊要求,采用FPGA技术,完成了高性能数据采集系统设计。以Altera公司的FPGA为硬件设计载体,使用VHDL语言对数据采集和存储的控制逻辑和时序进行了硬件描述。在QuartusII集成环境中进行软件设计和仿真,结果与设计吻合。     

基于FPGA和千兆以太网的数据采集系统

针对某航空航天领域的探测装置传感器数据采集、存储和传输等需求,通过结合FPGA技术和千兆以太网接口,开发出了一种高效的数据采集系统,并对其进行了详细的分析与研究。以FPGA作为主控芯片,将采集的传感器信号通过AD7606转换器调理转换,并临时缓存到FIFO+RAM的存储结构中,经编帧处理后存储到NAND Flash中,通过千兆以太网口实时传输,测试结束后可回读出Flash中存储的实验数据。     

专用异步串行通信电路的FPGA实现

本文提出了一种专用异步串行通信电路的FPGA实现方法，具体描述了发送、接收和接口模块的设计，恰当的使用了FIFO、状态机和乒乓操作，最后分别给出了接收和发送的仿真结果。该电路充分利用FPGA的资源。提高了设计的灵活性和稳定性，简化了电路，有利于整个系统性能的完善。     

基于FPGA+DSP的实时图像处理平台的设计与实现

药用管制瓶在灌装前必须进行多个指标检测。针对实际生产的需要,基于FPGA和DSP,提出并设计了小型化、低功耗的多通道高速实时图像采集、处理和显示系统。给出了影响系统性能的主要因素。     

基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计

为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。     

DDR SDRAM控制器的FPGA实现

DDR SDRAM高容量和快速度的优点使它获得了广泛的应用,但是其接口与目前广泛应用的微处理器不兼容。介绍了一种通用的DDR SDRAM控制器的设计,从而使得DDR SDRAM能应用到微处理器中去。     

一种节能型可升级异步FIFO的FPGA实现

提出了一种节能并可升级的异步FIFO的FPGA实现。此系统结构利用FPGA内自身的资源控制时钟的暂停与恢复,实现了高能效、高工作频率的数据传输。该系统在Xilinx的VC4VSX55芯片中实现,实际可工作于高达100/153.6MHz的读/写时钟域。本文所提出的结构不依赖于现有的IP核,基于此结构易建立可升级的IP核。     

窄带噪声主动控制系统的FPGA实现

基于FPGA的窄带噪声主动控制系统,采用并行计算能力强的FPGA作为核心处理器,能够应对多频率、多通道情况下计算量成倍增加的情况;系统实现了并联结构的窄带前馈FxLMS算法,可以针对噪声中的不同频率分量分别进行主动控制。并联结构算法对于乘法器资源的消耗极大,因此提出了一种乘法器资源复用技术。实现三通道的算法所用的乘法器资源降低到原来的33.3%,极大降低了系统成本,便于该系统的广泛应用。     

基于2阶Renyi熵的自适应主动噪声控制

在前馈主动噪声控制中,基于均方误差准则的传统算法仅考虑了信号的2阶统计量,忽略了实际存在的非高斯信号,不能满足对非高斯噪声的控制要求.提出基于2阶Renyi熵的滤波X自适应有限脉冲响应 (finite impulse response,FIR)主动噪声控制算法,定义2阶Renyi熵作为性能指标,利用Parzen窗方法估计误差的概率密度函数,给出基于2阶Renyi熵的信息梯度下降算法,实现自适应FIR控制,同时分析了算法的收敛性和计算复杂度.对单频信号和实测宽带非高斯噪声的仿真结果表明该算法能很好地消除非高斯噪声.     

基于DSP的有源降噪系统的研究

在分析噪声危害的基础上,针对履带车辆舱室内各频率噪声大约为100dB～120dB的低频特点,阐述了有源噪声控制的原理、意义及发展现状。针对有源噪声控制中信号处理的实时性要求,将高速实时信号处理器DSP应用于有源降噪系统中,在此基础上完成了有源噪声控制的单极子两源系统的硬件设计。实验结果表明,降噪效果在100Hz～400Hz频段上平均降噪量达到10dB。     

基于FPGA的SVPWM发生器的实现

在工业与民用的电力传动控制系统中,常采用电动机驱动机械运动,空间矢量脉宽调制SVPWM是一种驱动电动机旋转的高效脉宽调制方式。本论文详细介绍了空间矢量脉宽调制系统的工作原理及其功能架构,提出了一种基于现场可编程门阵列FPGA的SVPWM发生器的硬件设计方案,并在一片FPGA中得到了具体验证和实现,该方案结合了SVPWM与FPGA的优点,在高性能运动控制系统中有重要的应用价值,为设计高性能的电机控制专用芯片奠定了基础。     

基于FPGA的视频解码芯片验证平台设计

随着视频编解码算法复杂度的增加,视频处理器设计的难度和成本也大幅度增加.针对视频解码器芯片的仿真和验证要求,文章提出了视频解码芯片的验证框架.基于VirtexE系列的FPGA芯片设计实现了视频解码器的验证平台.并对视频解码器的FPGA的验证问题进行了分析.     

基于FPGA的高分辨率全景图像处理平台

以 FPGA 为核心,利用其内部的 Avalon 总线技术,在 SoPC Builder 中将 Flash 和 SRAM 从外设及自己设计的两个 DMA 采集和 DMA 显示主外设集成到一个 Avalon 系统中,构建出基于 FPGA的全景图像实时处理平台。结果证明,本系统可以完成对分辨率为2 048×2 048、15f/s 的 Camera Link接口全景图像的实时采集、存储并解算成适于观察的柱面图像,并以1024×768的分辨率实时显示。     

基于FPGA的智能卡控制器的实现

尝试在FPGA上实现对IC卡的控制,运用EDK中的IP开发工具生成一个智能卡控制器的IP核,用以实现对IC卡的硬件控制.     

DVB-S射频调制的FPGA实现

一种采用AD9789与FPGA相结合,在FPGA上实现全数字QPSK射频调制的方案。介绍了AD9789的接口设计及配置流程,并给出了设计实例。     

基于FPGA和ARM的GPS多径实验平台

研究了GPS接收机捕获模块的基本原理和实现方式,利用Xilinx公司的Xc3s1000型FPGA和ARM公司ARM7TDMI-S核的结合设计一个仿真实验平台,控制多径参数,从而掌握接收机定位受到的影响.阐述了中频仿真多径的产生方式、信道的传输、相关器设计,用户操作界面的设计.实验平台可靠性和针对性较强,对GPS接收机的设计和改进有一定的帮助.