DQPSK信号数字化非相干解调的FPGA实现

简要介绍了DQPSK信号数字化非相干解调的基本原理,提出并分析了基于FPGA的非相干解调的实现方案,给出了典型单元电路的具体实现,最后通过软件验证和硬件仿真,结果表明本方案可行可靠.     

OFDM系统中频数字接收机的工程实现

对带通采样理论进行了简单介绍,并对带通欠采样数字正交解调进行了详细的数学推理,并介绍了一种数字中频接收机的工程实现办法。该数字接收机具有较大的动态范围,较高的I,Q输出精度,采用带通欠采样进行中频采样,数字滤波法进行数字正交相干解调。介绍了传统模拟中频接收机的不足和数字中频接收机的优点,根据本课题的技术指标要求进行了中频数字接收机的设计,包括中频放大电路和数字控制VGA、数字中频A/D采样和数字相干解调。结果表明,两路信号幅度的误差〈0.4%,相位的正交误差〈0.4%,满足了设计指标要求,技术指标明显优于传统的模拟接收机。     

三路带通混叠信号数字接收机设计

为解决三路带通信号混叠问题,提出了一种延时可调的三阶带通采样结构,通过设计数字抗混叠滤波器,可实现对三路带通信号的无混叠接收。给出了仿真实现结果,并对信号进行重构,分析了抗混叠性能,三路带通信号经过抗混叠滤波器后,信号输出信噪比可在28 dB以上。该方法解决了带通采样中多信号混叠问题,增加了采样频率选择范围,可以减少硬件负担,提高了软件无线电的灵活性。     

基于FPGA的16APSK数字接收机的设计与实现

介绍了一种适用于新型体制16APSK的相干解调算法,给出了其工作流程框图,说明了各主要模块的设计方法,并给出了基于FPGA的数字接收机架构及实现结果。经实验证明,该接收机兼顾解调性能与实现复杂度,具有较高的工程应用价值。     

基于FPGA的QPSK解调器的设计与实现

根据软件无线电的思想，用可编程器件FPGA实现了QPSK解调．采用带通采样技术对中频为70MHz的调制信号采样．通过对采样后的频谱进行分析，用相干解调方案实现了全数字解调。整个设计基于XILINX公司的ISE开发平台，并用Virtex-Ⅱ系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点．符合未来通信技术发展的方向。     

带通采样在高分辨率图像声纳中的应用

介绍了带通采样技术在高分辨率图像声纳中的应用;首先阐述了带通采样定理以及采样率的选取原则,然后从多波束图像声纳的原理出发,给出了基于带通采样的数字波束形成方法;仿真和湖上试验表明了这种方法的可行性以及工程实现的有效性。     

基于时间测量的BPSK信号非相干解调方法

提出一种基于时间测量的BPSK信号非相干解调方法,给出了信号解调、同步时钟提取的原理和实验验证结果。该方法可以软件实现,亦可硬件实现,并可同时输出与解调数据同步的时钟,为使用单片机或可编程器件实现BPSK信号解调提供了一个有效的低成本方案。     

基于带通采样的抗混叠滤波器设计

为解决采样过程中因有用信号混叠导致多频段信号在同一平台上无法正常接收的问题,提出一种基于二阶带通采样的抗混叠滤波算法。多频段带通信号通过可调延时差的二阶带通采样处理,形成两路具有相位差的采样后信号,利用相位差设计抗混叠滤波器,调整两信号相位,使其中一个信号经过叠加后信号为零,而另一信号不变,实现两混叠信号的分离。仿真结果表明,该抗混叠滤波算法可以有效实现两路混叠信号的分离且信号具有较好的重构性能。     

一种实用的中频数字接收机设计

针对后三代移动通信系统研究所需硬件平台的要求,提出了一种灵活性强的可扩展中频接收机设计方案。这种方案可以在较高的中频频率上实现信号的数字化接收,且适用于多种输入信号。该方案以自顶向下的思路,吸取其它方案的优点,完成了基于软件无线电思想的数字化接收机设计。该系统结构简单,成本低,有良好的实用性和通用性。     

射频采样接收机中ADC的设计选型

本文介绍了ADC的性能指标和ADC器件选择的一般标准,并针对软件无线电中现有的射频采样接收机的模型,定量地分析了相应的ADC选择指标,并对相应模型的优劣进行了深入讨论。     

基于FPGA的数字信道化接收机的研究及实现

提出一种基于多相滤波器组的数字信道化测频接收机的设计方法,通过信道化的方法实现频带划分,降低了后续信号处理的速度。通过理论分析以及仿真,验证了算法的可行性。     

基于FPGA和DSP的卫星导航接收机测试平台

介绍了一种基于高性能FPGA和DSP的卫星导航接收机多功能硬件测试平台,给出了平台的硬件框图.在该平台上实现了卫星信号的捕获跟踪,并给出了测试结果.     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

dPMR接收机定时估计算法及FPGA实现

符号定时同步的准确度对数字通信系统解调性能有极大影响,dPMR通信系统要求接收机的符号同步具有快速捕获和良好跟踪性能的特点。针对该要求,提出一种定时估计算法。该算法结合前导码定时算法和数字平方滤波算法的优点,首先捕捉突发信息的前导码,使用前导码定时算法实现高精度快速定时估计,之后以384个符号为间隔,使用数字平方滤波算法实现定时估计的跟踪校正。同时提出一种结构简单的FPGA实现方案,相对于经典的同步波形匹配滤波定时算法,不仅提升了接收机的解调性能且节约了硬件资源。     

卫星导航软件接收机多采样率信号处理技术

研究了软件接收机多采样率信号处理技术.采用过采样技术来提高ADC的分辨率,实现对卫星导航微弱信号的检测.提出将软件接收机的软件设计成多采样率处理系统,即在捕获信号前首先对信号进行降速率处理,而跟踪环路工作时,依然采用降速率前的信号.仿真实验证明,该方案既可以提高对卫星导航微弱信号的检测能力,又能实时地实现对卫星导航信号的捕获和跟踪.     

基于FPGA的宽带数字接收机变带宽数字下变频器设计

基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器(VB-DDC)。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点,实现了对输入中频信号的高效高速处理,同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。     

基于FPGA和DVI视频接收器设计

给出了一个符合DVI1.0规范的基于FPGA的视频接收器的实现方法,该方法利用FPGA内置的PLL和IODELAY模块实现时钟恢复和相位调整,可节约数字时钟管理模块（DCM）;利用FPGA内置的ISERDES和DDR实现串/并转换,并用逻辑来实现字对齐,利用FIFO来实现通道对齐;最后经过解码,输出视频信号.与采用专用视频接口接收芯片相比,其充分利用FPGA自身的资源,提高了系统集成度,减少了资源消耗.     

基于ARM+FPGA北斗接收机设计

作为新一代卫星导航系统,北斗卫星导航系统是我国自主研制的全球卫星定位与通信系统.随着北斗系统的逐步改进和完善以及我国经济、军事、民用等各方面需求的不断加强,北斗系统将具有更多和更广泛的应用领域.本文在了解卫星导航原理的基础上,介绍了一种基于ARM+FPGA架构的导航接收机系统,分别介绍了接收机的硬件系统架构和软件系统架构:接收机的射频前端采用SE4120芯片,基带处理部分采用ARM9内核的AT91 SAM9G20芯片和CycloneⅢ系列的EP3C120F484芯片.同时阐述来接收机的软件设计,包括捕获引擎、跟踪引擎、解凋电文,定位解算等.