基于PCI总线的H.263视频采集压缩卡的实现

介绍基于PCI总线的H．263视频采集压缩卡的硬件结构、FPGA内部结构及功能实现，并详细描述了该视频卡的工作过程。     

基于CPLD的DSP与声卡的接口技术

CPLD可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特点，因而在电子系统设计和信号处理领域得到了广泛应用。通过分析Windows Sound System兼容声卡和PC机ISA总线的接口原理，介绍了基于CPLD芯片MAX7000系列EPM7128S在实现DSP与声卡的接口技术中的应用。     

结合通用DSP和CPLD的小型高速实时采集处理系统

文章介绍了以单ADSP21060为核心,结合CPLD组成的小型数据采集处理系统。该系统中ADSP21060兼具控制器和处理器的双重角色,系统具有高速实时的特点,集成化程度较高,可重配置能力强,适合嵌入式应用场合。文中简述了系统的原理、特点、配置情况、工作流程、应用情况等。     

一种基于USB接口的动态黑白数字视频信号源板的设计与实现

USB总线具有高速传输、热插拔、即插即用等特点，在计算机领域已经得到越来越广泛的应用．介绍了一种采用USB接口的动态视频板的软硬件设计与实现。在硬件设计上他采用单片机和复杂可编程逻辑器件技术，并通过USB接口完成上位计算机控制下视频运动图像的生成。单片机读取上位机前景运动图像位置信息并对视频板图像存储器进行刷新，复杂可编程逻辑器件巡回扫描视频板图像存储器并通过D／A转换后生成视频信号。该系统上位机界面设计采用VB语言。     

基于CPLD和DSP的高速图像采集技术研究

介绍了一种基于复杂可编程逻辑器件(CPLD)和数字信号处理器(DSP)的图像采集系统.系统采用增强型视频输入处理芯片SAA7111A完成视频信号的A/D转换,大大减小了电路的复杂度;利用CPLD,采用全硬件方式实现了两组图像存储器的轮换存储;并利用CPLD极大的灵活性,巧妙地使两组存储器作为DSP与SAA7111A之间的共享内存,摆脱了传统双口RAM数据传输占用大量系统资源的瓶颈,实现了实时高速图像采集的设计目的.     

基于DSP和CPLD的小型化导航CPU设计

文章介绍了一种基于DSP和CPLD技术的小型化导航CPU的设计,该CPU主要用于配合小型化惯导组件使用,以CPLD芯片和DSP芯片为核心器件实现数据的计数采样、导航解算、温度监控、状态监控以及误差补偿等功能。     

图像监控系统视频采集压缩卡的实现

介绍了一种用于图像监控系统的视频采集压缩解压缩卡,并对其实现做了详细描述。     

基于TMS320VC5402的G.729A硬件实现

文章通过讲述DSPs一般设计方法、原理 ,介绍了基于TMS32 0VC5 40 2的DSPs的系统板硬件实现 ,使它能够利用G .72 9A算法完成对输入语音或数据的压缩、存储及回放。在确定硬件组成方案同时 ,分析其原理与特点。     

PCI总线至UTOPIA接口控制的CPLD设计实现

本文采用A1tera的CPLD实现了PCI总线至UTOPIA接口的逻辑转换控制，为低成本实现ATM终端奠定了基础。     

基于CPLD的新型视频图像采集板

介绍一种在脱机态能够输出3种格式的视频图像采集板的设计方法，将CCD摄像头输出的视频信号解码成数字分量信号格式，然后在控制电路的控制下，输出标准的CIF、QCIF、SQCIF 3种图像格式之一，并存入帧存储器。计算机模拟和示波器测试表明该设计准确有效。该图像采集板可用于可视电话系统的前端采集部分，也可根据所需图像质量选择3种图像格式之一用于监控系统。     

基于小波变换与FPGA/CPLD的视频采集压缩系统的设计

介绍了一种基于小波变换及FPGA／CPLD的视频采集压缩系统的实现方案，他适用于多种图像处理及相关领域。文中给出了硬件实现框图，具体讲述了FPGA／CPLD对双帧缓存的读写控制，以及基于小波变换的视频压缩算法DSP实现。     

基于DSP的多传感器数字视频监控系统

介绍了一种结构新颖、扩展性良好的数字视频监控系统.该系统由多块以DSP为处理核心的传感器(数字视频处理板卡)组成,传感器运行多通道的智能监控算法,并通过PCI总线与服务器主机进行交互.在服务器主机端,使用了微软.NET的Remoting技术对多个传感器进行统一管理,可向局域网范围内的用户提供视频监控服务.该系统可以使用普通模拟摄像头作为视频源进行本地实时智能监控,也可以使用网络摄像机作为视频源进行远程实时智能监控.     

基于DSP的图像采集系统

介绍一种基于复杂可编程逻辑器件(CPLD)和数字信号处理器(DSP)的图像采集系统.系统采用增强型视频输入处理芯片SAA7111A完成视频信号的A/D转换,利用CPLD实现对视频前端译码后的视频数据的存储,以及完成前端采集与后端处理协调工作的方案.按照该方法制作的系统,经过实验验证效果良好.     

基于DSP平台的数字视频源的系统设计

提出了一种基于TI DSK6711平台的将模拟视频进行数字化处理的系统设计方案,其中视频解码模块完成复合视频信号数字化,音频A／D模块完成语音信号数字化,同时采用大容量的SDRAM存储器作为帧缓存,用FPGA完成其控制接口,整个系统以DSK6711为核心构成数据处理单元,此系统可以完成电视图像信号的去隔行扫描转换、低分辨率向高分辨率转换等视频信号处理,也可以进行实时视频和音频数据压缩处理。     

基于FPGA和DSP的数据采集与压缩系统

应用于箭体各模块功能测试,对数据采集有特殊的技术指标,要求系统能读取大容量数据、误码率极低。基于此参考已有的压缩技术,设计了基于FPGA和DSP的数据采集与压缩系统,能够实现12路模拟信号的采集与处理,采样率为324 ksample/s。采用DSP对数据进行压缩,压缩去除率达到75%。针对采集数据误码问题,提出对数据分帧传输的设计方案。最后对系统进行了测试验证,实验表明系统性工作稳定、各项技术指标均达到要求。     

基于SDH网络传输的视频图像处理方案

介绍通过A/D模块、数据压缩模块、SDH变换模块实现720×243@60帧/秒的视频图像信号多路 接入SDH网络进行传输的一种通讯方法。     

基于DSP的数字PID控制器设计

基于数字信号处理器(DSP)TMS320LF2407和外接D/A转换芯片,实现数字PID控制器,采用的PID控制算法是增量式PID控制算法,包括其硬件结构和软件设计。对PID控制算法及如何用DSP来实现数字PID控制器做了重点介绍,DSP的高速运算能力从硬件上保证了PID控制策略的实时性,对控制性能要求较高的场合,具有广阔的应用前景。     

基于DSP的信号发生器的设计与实现

阐述了基于TMS320VC5402 DSP实现信号发生器的设计原理和实现方法，详细介绍了所设计的信号发生器的硬件电路结构和程序设计流程图。该信号发生器可以产生任意复杂的波形，且信号的幅度和频率全部由DSP程序控制，易于修改，弥补了通常信号发生器模式固定、波形不可编程以及精度低的不足。此外，还运用了DSP的外部并行16位FLASH引导装载设计方法，通过在线FLASH编程，使得所设计的DSP目标系统成为一个独立的脱机运行系统，灵活性大大增强，使用也更加方便。     

基于小波变换与DSP的实时音频视频处理系统

介绍一种新型嵌入式网络音频视频实时处理系统的设计方案。该系统可以将采集到的音/视频信号,经过主要由ADV611,CT8021和DSP芯片TMS320C6201组成的系统实时处理后通过嵌入式微机控制器传送到互联网上。他可用于远程监控、视频会议、可视电话系统等低比特率通信系统。提出了该系统硬件结构以及软件设计方法。该系统具有硬件集成度高、语音图像传输实时性好、操作简便及适用面广等诸多优点。     

视频图像处理系统CPLD控制和EDMA数据搬移的实现

介绍一种视频图像的采集和处理系统.系统由CCD摄像头、视频解码芯片SAA7111、可编程逻辑芯片CPLD、先进先出FIFO存储器,以及数字信号处理器DSP等组成.详细讨论CPLD对图像采集速度和数量的控制及LEDMA图像数据搬移的实现方法.实践证明,该系统可以精确地控制图像大小,CPU可以专注于图像处理,而频繁的数据从FIFO到外部SDRAM、SDRAM到内部RAM的搬移工作完全交给EDMA在后台实现,提高了图像数据的传输效率,充分发挥DSP的高性能,使得系统设计简捷清晰,调试极为方便.