具有动态控制阳极短路结构的高速IGBT

利用动态控制阳极短路的基本原理，提出了一种实现高速IGBT 的新思路．该结构的关键是引入了一个常开型p MOSFET，在IGBT导通时关断，不增加导通 损耗，而在器件关断过程中能阻止阳极继续向漂移区注入少数载流子，同时为载流子流入阳 极提供一条通道，使其快速关断．理论分析和模拟结果证明，该结构在击穿电压、导通损耗 不变的情况下，能将关断时间减少75%以上．应用这样的结构只需增加两个分压比一定的分 压电阻．新结构对驱动电路的要求与普通IGBT完全一致，是一种实用的高速IGBT结构．     

具有动态控制阳极短路结构的高速IGBT

利用动态控制阳极短路的基本原理，提出了一种实现高速IGBT 的新思路．该结构的关键是引入了一个常开型p MOSFET，在IGBT导通时关断，不增加导通 损耗，而在器件关断过程中能阻止阳极继续向漂移区注入少数载流子，同时为载流子流入阳 极提供一条通道，使其快速关断．理论分析和模拟结果证明，该结构在击穿电压、导通损耗 不变的情况下，能将关断时间减少75%以上．应用这样的结构只需增加两个分压比一定的分 压电阻．新结构对驱动电路的要求与普通IGBT完全一致，是一种实用的高速IGBT结构．     

利用电阻场板提高SOI-LIGBT的性能

通过在SOI LIGBT中引入电阻场板和一个p MOSFET结构 ,IGBT的性能得以大幅提高 .p MOSFET的栅信号由电阻场板分压得到 .在IGBT关断过程中 ,p MOSFET将被开启 ,作为阳极短路结构起作用 ,从而使漂移区的过剩载流子迅速消失 ,IGBT快速关断 .而且由于电场受到电阻场板的影响 ,使得过剩载流子能沿着一个更宽的通道流过漂移区 ,几乎消去了普通SOI LIGBT由于衬偏造成的关断的第二阶段 .这两个因素使得新结构的关断时间大大减少 .在IGBT的开启状态 ,由于p MOSFET不导通 ,因此器件的开启特性几乎与普通器件一致 .模拟结果表明 ,新结构至少能增加 2 5 %的耐压     

利用电阻场板提高SOI-LIGBT的性能

通过在SOI-LIGBT中引入电阻场板和一个p-MOSFET结构,IGBT的性能得以大幅提高.p-MOSFET的栅信号由电阻场板分压得到.在IGBT关断过程中,p-MOSFET将被开启,作为阳极短路结构起作用,从而使漂移区的过剩载流子迅速消失,IGBT快速关断.而且由于电场受到电阻场板的影响,使得过剩载流子能沿着一个更宽的通道流过漂移区,几乎消去了普通SOI-LIGBT由于衬偏造成的关断的第二阶段.这两个因素使得新结构的关断时间大大减少.在IGBT的开启状态,由于p-MOSFET不导通,因此器件的开启特性几乎与普通器件一致.模拟结果表明,新结构至少能增加25%的耐压,减少65%的关断时间.     

利用电阻场板提高SOI-LIGBT的性能

通过在SOI-LIGBT中引入电阻场板和一个p-MOSFET结构,IGBT的性能得以大幅提高.p-MOSFET的栅信号由电阻场板分压得到.在IGBT关断过程中,p-MOSFET将被开启,作为阳极短路结构起作用,从而使漂移区的过剩载流子迅速消失,IGBT快速关断.而且由于电场受到电阻场板的影响,使得过剩载流子能沿着一个更宽的通道流过漂移区,几乎消去了普通SOI-LIGBT由于衬偏造成的关断的第二阶段.这两个因素使得新结构的关断时间大大减少.在IGBT的开启状态,由于p-MOSFET不导通,因此器件的开启特性几乎与普通器件一致.模拟结果表明,新结构至少能增加25%的耐压,减少65%的关断时间.     

利用导通电压降监测SLD的输出光功率

由于传统的光功率采集仪精度不高,在实验中无法明显地显示出光功率在短期内的变化,而采集电压的数据采集系统可以很好地解决这个问题。在分析1310 nm超辐射发光二极管(Super Luminescent Diode,SLD)光源的工作原理的基础上,设计了一种在恒温条件下控制驱动电流来使SLD稳定工作的驱动电路,进行了理论分析和实验验证,给出了利用SLD电压降监测输出光功率的新方法,取得了真实可靠的实验数据。通过SLD光源的驱动实验得出输出光功率与驱动电流和SLD两端电压降的相关关系,结果表明,输出光功率与电流具有良好的线性关系,与电压具有良好的正相关指数关系。利用采集电压降监测SLD的输出光功率,大大提高了测试精度和数据分辨率,同时为SLD退化寿命试验提供了新的电学参数。     

提高稳压器过流保护能力的MOSFET

经典的LM317型可调输出线性稳压器具有相当大的电流承受能力。此外，LM317还具有限流和过热保护功能。你只需用少量元件增加一个高速短路限流电路，就可提高LM317型稳压器的性能(图1)。在正常工作状态下，电阻器R2和R3将UGS偏压加到IRF4905S型功率MOSFET Q1上，Q1完全导通，呈现数毫欧的导通电阻。电流采样电阻器R1两端的电压降与IC1的输入电流成正比，并为双极晶体管Q2提供基极驱动。     

低功耗高精度的电压比较器设计

设计了一款用于实现10位精度逐次逼近型模数转换器(SAR ADC)的电压比较器,该比较器采用高速高精度比较器结构并进行了优化,在高速度、低功耗锁存器的基础上加预放大级以提高比较精度,加RS触发器优化处理比较器的输出信号。同时,采用失调校准技术消除失调,预放大级采用共源共栅结构抑制回程噪声,最终获得了高精度和较低的功耗。仿真结果表明:在Chartered 0.35μm 2P4MCMOS工艺下,时钟频率5 MHz,电源电压3.3 V,分辨率达0.1 mV,平均功耗约为0.45 mW,芯片测试结果表明比较器满足了SAR ADC的要求。     

一种低噪高输出电压DC—DC变换器设计

针对某航天器设备用的130V高压DC—DC变换器的低噪声要求,采用初级侧隔离的负载端直接反馈控制方式,次级侧采用结合LC低通无源滤波电路和有源滤波电路的两级输出滤波电路设计方法。通过实验,不仅实现了高压DC—DC变换器的低噪声输出,而且通过优化设计,使得两级滤波器的体积较小,可靠性较高,实现了星载应用。     

低压低功耗CMOS电流运算放大器的设计

设计了一种新型CMOS电流反馈运算放大器结构,通过在输出端采用电阻反馈,增强负载能力,利用MOS管实现串联电阻以消除补偿电容带来的低频零点.使用0.5 μm CMOS工艺参数,PSPICE模拟结果获得了与增益关系不大的带宽.电路参数为:80.7 dB的开环增益,266 MHz的单位增益带宽,62°的相位裕度,149 dB共模抑制比以及在1.2 V电源电压仅产生0.82 mW的功耗.     

一种低电源电压高精度带隙基准源的设计

如果要设计一个低电源电压的带隙基准源,就会遇到电源电压和带隙基准参考的性能之间的矛盾,这是因为带隙基准本身的失调和1/f噪声(又称闪烁噪声)所致。通过斩波技术的应用,带隙基准的输出精度得到大幅度的提升,同时1/f噪声也得到了有效的抑制。     

Realization of an 850V High Voltage Half Bridge Gate Drive IC with a New NFFP HVI Structure

A NFFP HVI structure which implements high breakdown voltage without using additional FFP and process steps is proposed in this paper. An 850 V high voltage half bridge gate drive IC with the NFFP HVI structure is experimentally realized using a thin epitaxial BCD process. Compared with the MFFP HVI structure, the proposed NFFP HVI structure shows simpler process and lower cost. The high side offset voltage in the half bridge gate drive IC with the NFFP HVI structure is almost as same as that with the self-shielding structure.     

一种高精度低电源电压带隙基准源的设计

设计了一种可在低电源电压下工作,具有较高电源电压抑制比、低温度系数和低功耗的带隙基准电压源。电路基于对具有正负温度系数的两路电流加权求和的原理,对传统电路做出了改进。采用UMC 0.25 μmCMOS工艺模型,使用Hspice进行模拟,设计的基准源输出电压为900 mV,电源电压可降低到1.1 V,温度系数为8.1×10^-6/℃。     

一款高精度低功耗电压基准的设计与实现

设计了一款高输出电压情况下的高精度低功耗电压基准电路.电路采用了比例采样负反馈结构达到较高和可控的输出电压,并利用曲率补偿电路极大地减小了输出电压的温度系数.针对较宽输入电压范围内的超低线性调整率规格,给出了多级带隙级联的电路结构.针对功耗和超低负载调整率的问题,电路采用了基于运算放大器的限流模式和内置大尺寸横向扩散金属氧化物半导体(LDMOS)晶体管的设计.该电路在CSMC 0.25 μm高压BCD工艺条件下进行设计、仿真和流片,测试结果表明,该电压基准输出电压为3.3V,温度系数为19.4×10-6/℃,线性调整率为5.6 μV/V,负载调整率为23.3 μV/V,工作电流为45 μA.     

一种高效率线性压电陶瓷驱动电源设计

为改善压电陶瓷驱动电源的静态功耗和动态性能,提出了可变静态工作点和工作电压的高压放大器。首先使用恒流源结构的放大器构成典型的高压放大器,然后通过比例微分电路动态调整放大器的工作电流,最后利用多组抽头电源给高压放大器分段供电,进一步降低系统功耗。实验结果表明,放大器在10 mA静态电流下,可以动态输出400 mA电流;放大器工作电压可以根据输出电压大小在50 V、100 V、150 V、210 V之间自动切换。放大器在很低的静态电流下可以获得很好的动态特性,满足设计要求。     

一种具有低噪声高电源抑制的LDO电路设计

设计了一种基于28 nm CMOS工艺的低噪声高电源抑制LDO电路。采用折叠共源共栅结构设计了高输出阻抗、高增益误差的放大器,降低了电源噪声对输出端的影响。采用共源共栅密勒补偿结构,保证电路在负载处于轻载/重载下保持较高的相位裕度,增强了环路稳定性。误差放大器输入端采用降噪模块电路,降低了噪声对整体LDO电路的影响。基于Cadence Spectre进行仿真分析的结果表明,在1.9 V电源电压下,负载由轻载10 mA突变为重载60 mA时,环路增益为77.6～91 dB,相位裕度达到76°～79°。在中间负载电流30 mA下,对电源抑制(PSR)和噪声进行了仿真。结果表明,电源抑制为-81.9 dB,低频噪声(1 kHz)为258 nV·Hz^-1/2。对LDO整体电路进行了版图设计和后仿比对。结果表明,环路增益为83.2 dB,相位裕度为78°,PSR为-78.3 dB,低频噪声(1 kHz)为283 nV·Hz^-1/2。