低功耗64×64 CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的CMOS焦平面读出电路的低功耗新结构-OESCA(Odd-Even SnapshotCharge Amplifier)结构该结构像素电路非常简单,仅用三个NMOS管;采用两个低功耗设计的电荷放大器做列读出电路,分别用于奇偶行的读出,不但可有效消除列线寄生电容的影响,而且列读出电路的功耗可降低1 5%,因此OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路采用OESCA结构和1.2μm双硅双铝标准CMOS工艺设计了一个64×64规模焦平面读出电路实验芯片,其像素尺寸为50μm×50μm,读出电路的电荷处理能力达10.37pC.详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的SPICE仿真结果和试验芯片的测试结果.     

低功耗64×64CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的 CMOS焦平面读出电路的低功耗新结构— OESCA (Odd- Even SnapshotCharge Am plifier)结构 .该结构像素电路非常简单 ,仅用三个 NMOS管 ;采用两个低功耗设计的电荷放大器做列读出电路 ,分别用于奇偶行的读出 ,不但可有效消除列线寄生电容的影响 ,而且列读出电路的功耗可降低 15 % ,因此 OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路 .采用 OESCA结构和 1.2μm双硅双铝标准 CMOS工艺设计了一个 6 4× 6 4规模焦平面读出电路实验芯片 ,其像素尺寸为 5 0μm× 5 0μm ,读出电路的电荷处理能力达 10 .3     

一个128×128CMOS快照模式焦平面读出电路设计

本文介绍了一个工作于快照模式的CMOS焦平面读出电路新结构——DCA(Direct-injection Charge Amplifier)结构.该结构像素电路仅用4个MOS管,采用特殊的版图设计并用PMOS管做复位管,既可保证像素内存储电容足够大,又可避免复位电压的阈值损失,从而提高了读出电路的电荷处理能力.由于像素电路非常简单,且该结构能有效消除列线寄生电容C_bus的影响,因此该结构非常适用于小像素、大规模的焦平面读出电路.采用DCA结构和1.2μm双硅双铝(DPDM-Double-Poly Double-Metal)标准CMOS工艺设计了一个128×128规模焦平面读出电路试验芯片,其像素尺寸为50×50μm²,电荷处理能力达11.2pC.本文详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的HSPICE仿真结果和试验芯片测试结果.     

一种用于非制冷红外焦平面阵列的低噪声高均匀性读出电路

提出了一种高均匀性低噪声的读出电路,该电路通过抑制非制冷红外焦平面阵列固定模式噪声,从而可实现高质量的红外图像.该电路前端采用了行共享的增益可控NMOS管抑制像元固定模式噪声,同时采用了新型的相关双采样电路抑制列固定模式噪声.在仿真基础上,采用了AMS 0.35μm CMOS工艺完成了16×16像元芯片的制备.对芯片的大量测试结果表明提出的读出电路可以有效地降低非制冷红外焦平面阵列的固定模式噪声,同时具有高均匀性的特点,适用于高性能非制冷红外探测器.     

用于IRFPA ROIC的高性能缓冲器模块的设计

红外焦平面读出电路(IRFPA ROIC)主要用于焦平面阵列与后续信号处理之间的通信.文章提出了一种用于红外焦平面读出电路的缓冲器模块,包括列缓冲器、高性能的输出缓冲器以及相应的偏置电路.缓冲器均采用单位增益放大器结构,通过放大器的优化设计可实现对不同负载的有效驱动且静态功耗较低.该缓冲器模块用于一款640×512面阵、30μm中心距的中波红外焦平面读出电路,采用CSMC 0.5μm DPTM工艺进行流片加工.仿真结果表明,列缓冲器的开环增益为40.00 dB,单位增益带宽为48.17 MHz(10 pF).输出缓冲器可实现轨到轨的输入,开环增益为39.68 dB,单位增益带宽为46.08 MHz,读出速率高达20 MHz,功耗为16.02 mW(25 pF//5.1 kΩ).该模块输入端拉出的测试管脚可在焦平面读出电路的晶圆测试中帮助验证芯片功能.通过调节测试端口,测试结果与仿真结果大体一致,验证了该缓冲器模块的设计可行.     

一种用于非制冷红外焦平面阵列的低噪声高均匀性读出电路（英文）

提出了一种高均匀性低噪声的读出电路,该电路通过抑制非制冷红外焦平面阵列固定模式噪声,从而可实现高质量的红外图像.该电路前端采用了行共享的增益可控NMOS管抑制像元固定模式噪声,同时采用了新型的相关双采样电路抑制列固定模式噪声.在仿真基础上,采用了AMS 0.35μm CMOS工艺完成了16×16像元芯片的制备.对芯片的大量测试结果表明提出的读出电路可以有效地降低非制冷红外焦平面阵列的固定模式噪声,同时具有高均匀性的特点,适用于高性能非制冷红外探测器.     

光谱成像用红外焦平面读出电路研究

红外焦平面是光谱成像系统的核心器件。讨论了多光谱用红外焦平面读出电路的特点,设计了用于多光谱成像的64×16元红外焦平面读出电路。读出电路采用CTIA输入级,快照式曝光方式,边积分边读出工作。电路芯片与InGaAs光敏芯片阵列通过铟柱倒焊的方法,组成混成互连焦平面器件,像元间距50μm,响应波段0.9～1.7μm,盲元率0.2%,半阱时的响应不均匀性4.7%。     

一种新型红外焦平面片上模数转换电路

基于串行单斜率积分的原理,提出了一种新型的像素级红外焦平面片上8位模数转换电路.设计了一个8×8像素阵列组成的完整读出电路芯片,并进行了版图设计和电路仿真.每个单元像素电路采用直接注入方式输入,输出与输入电流成正比的数字脉冲信号,经每列单元共享的计数器计数输出.采用独特的数字电路列共享结构,电荷注入补偿等技术,具有结构简单、面积小等特点.仿真及测试结果表明,该芯片能较好地完成红外焦平面信号读出及模数转换功能,单元面积80 μm×80 μm,单元功耗50 μW,量化等级达到8位,芯片实测量化误差小于4 LSB,帧速可达460 f/s.     

InGaAs近红外线列焦面阵的研制进展

研制出光谱响应为0.9～1.7μm的256×1、512×1元InGaAs线列焦平面组件,和光谱响应延展至2.4μm的256×1元InGaAs线列焦平面组件.焦平面组件包括光敏芯片、读出电路、热电制冷器以及管壳封装.光敏芯片在Inp/InGaAs/InP(p-i-n)双异质结外延材料上采用台面结构实现,并与128×1或512×1元CTIA结构的读出电路耦合.焦平面器件置于双列直插金属管壳中,采用平行缝焊的方式进行封装.介绍了高均匀性长线列InGaAs焦平面组件的关键技术和主要性能结果,为更长线列焦平面组件的研制提供了坚实的基础.     

320×240元非制冷红外焦平面阵列读出电路

采用1.2 μm DPDM n阱CMOS工艺设计并研制成功320×240热释电非制冷红外焦平面探测器读出电路.该读出电路中心距为50 μm,功耗小于50 mW,主要由X、Y移位寄存器、列放大器、相关双采样电路等构成,采用帧积分工作方式.经测试,研制的读出电路性能指标达到设计要求.给出了单元读出电路的电路结构、工作过程和参数测试结果.采用该读出电路和热释电红外探测阵列互联后,获得了良好的红外热像.     

异步电路的设计方法及其应用

由于异步电路不仅具有高性能、低功耗、模块性等优势,而且有望解决微系统芯片中存在的模块互联难题,并被越来越多地应用于芯片的设计中,因而近年来引起了人们的高度重视.文章对研究较多的Huffman电路、延时无关电路、速度无关电路以及定时电路等的设计风格及其工具进行了对比分析,并提出了异步电路的发展趋势及其应用领域.     

低压电动机电路设计应注意的问题探究

近年来,随着我国社会主义市场经济,工业科技水平不断得到发展,低压电动机电路设计也得到了空前的发展,低压电动机电路设计已经广泛应用于各种行业。本文对低压电动机电路设计原理进行了阐释,针对现阶段我国低压电动机电路设计的现状以及存在的问题,提出了几点有效的措施,并对低压电动机电路设计未来发展的方向进行了分析。     

正确分析电磁兼容与电气安全的相互关系

本文从实际入手，分析了电磁兼容与电气安全的相互关系，提出抑制错误使用的专业技巧及电路．     

常用电子电路的设计及调试之我见

对于电子电路的设计和调试,应该坚持理论实践相结合的原则,确保电路设计的科学性,并且经过全面的调试确保电路更加完善。对于电子电路的各种器件来说,如果电路设计质量较差或者存在问题,就会导致电路安装完成后效果不尽如人意,并且在工作中也会出现各种误差,例如电阻误差、参数误差等,因此在电路设计和安装完成后必须进行调试,解决出现的问题,改正存在的缺陷,才能确保电子器件满足使用需求。     

The Combinational and Sequential Adiabatic Circuit Design and Its Applications

In this paper, a new design of adiabatic circuit, called the quasi-static efficient charge recovery logic (QSECRL) is proposed. To achieve minimum energy consumption, this paper proposes a technique to reduce channel resistance and remove diodes from the signal path. This design method can be implemented in both combination logic and sequential logic. The counter circuit and the 8-bit carry look-ahead (CLA) circuit, a more complex circuit, are selected to evaluate this proposed design. All simulations in this paper have been implemented by SPICE with the 0.8 μm MOSIS technology MOS transistor model under 2-volt (peak-peak) sinusoidal power-clock supply. The results show significantly improved performance of the 8-bit CLA circuit with 20–30 fJ and 70 fJ energy consumption at 10–100 MHz and 500 MHz operating frequency, respectively.     

PSPICE软件在求解电路习题中的应用

广泛应用在微电子集成电路设计中的仿真软件ＰＳＰＩＣＥ，它也可以应用在电路分析课程教学中，本文通过实例说明该软件在直线电路、一阶、二阶电路过渡过程和交流稳态电路中的应用。     

一种新型TTL非门电路的设计

叙述了一种新型ＴＴＬ非门电路的设计思路，电路工作原理和调试实验，人析了其集成的可行性，说明了新电路如何克服现有的ＴＴＬ非门电路自身的弱点，使其工作更加稳定可靠，这种新型ＴＴＬ门电路的应用提高了数字逻辑电路工作的稳定性。     

ERA系列单片放大器及其应用

ＥＲＡ系列单片集成放大器采用异质结双极晶体管工艺制作，在ＤＣ～１０ＧＨｚ的宽带频率范围内，具有信号增益高、增益平坦度好、输出功率和动态范围大、三阶互调小、噪声系数较小的特点。本文主要介绍其内部电路结构、特点及有关应用。     

PAL／SECAM解码接口电路

文中讲述了PAL/SECAM双制解码电路设计时考虑的要点。结合整机给出了实用的接口电路,以及一些必要的数据参数。     

数字超声无损探伤系统中模拟电路的设计实现

在超声波无损探伤原理的基础上,介绍了A型数字超声探伤系统中模拟部分的设计与实现。模拟电路部分包括：激励超声波探头的宽带窄脉冲发射电路,隔离发射和接收的限幅电路,可控增益放大电路以及滤波等信号调理电路。在模拟电路的设计实现中,以STM32和FPGA为控制核心,实现对超声波发射和接收的控制。这些电路采用模块化的设计思想,功能强大、容易实现,具有广泛的应用价值。实验结果表明,这些电路性能良好,稳定可靠。