微程序仿真技术在外部设备控制器中的应用

本文针对具有复杂功能的外部设备子系统开发应用微程序仿真技术。借助微程序仿真技术灵活、廉价、可靠的优点,结合在DTS 200系列机磁带子系统中首次成功应用微程序仿真技术的经验,提出一种面向中、大型电子计算机中磁带、行式打印机、磁鼓和磁盘组等控制器的通用方案。其“通用”的含义限于下述范围: 1.基本上一致的硬件系统; 2,统一的微指令格式; 3.微程序模块化设计和模块公用化; 4.微程序管理程序及公用微诊断模块。主要的思想是控制存储器使用RAM;微程序执行模块和诊断模块用纸带加载进RAM的MOS存储器部分;操作时按模块调入RAM的TTL快速存储器内执行。纸带加载有调入不同对象(外部设备)的执行微程序模块的     

机载计算机RAM故障诊断技术

针对RAM的典型故障模式,以及机载计算机RAM按字寻址的特点,通过对基于字的March C-算法的优化并结合所提出的隔行隔单元跳变的RAM的故障诊断算法,实现了RAM典型故障的全面检测。并以A340飞机主飞行控制计算机为例,对所提出的算法的执行效率进行了分析。结果表明,所提出的存储器故障诊断算法执行效率高,能够完全满足机载计算机地面上电启动时对存储器故障诊断快速而高效的要求。     

单片微机模块开发装置监控程序

本监控程序在整个开发装置存储器地址空间中占有从000H到7FFH的2K字节,其中300H到31FH为字模表区域,67DH以后为子程序库。 本监控采用模块式结构设计,能进行如下二十种功能操作: PM:检查存储器单元的内容。 DM:检查片内RAM单元的内容。     

MCM7001型N-沟道MOS随机存储器——为微型信息处理机存储器设计提供新的可能性

1.MCM7001超高速MOS随机存储器 a.主要特点 MCM7001是1024字×1位(容量1K单元)的随机存储器(RAM),图1给出MCM 存储器所要求的主要功耗仅当芯选信号(CS)为高电平时才需要。在这一点上即使大的存储器系统中,其功耗也不会比被选的几个存储器大,实际上所选的存储器数量总和字长相适应的。因此,在大的存储器系统中就不存7001的逻辑图。其最大取数时间只有55毫微秒,它比同样规摸的其它MOS或双极型存储器(包括ECL双极型存储器)都快。与其它类型存储器相比,MOS器件的低功耗以及高速度成为其突出优点。表1给出三种不同类型1K单元存储器每位的功耗,取数时间及其乘积(速度-功耗积)。     

基于Medium型Camera Link的多通道图像实时显示系统设计

为了实现对相机拍摄到的图像数据的实时显示,提出了一种基于Medium型Camera Link的多通道图像实时显示系统设计方案,并完成系统的软硬件设计;Medium型Camera Link可以同时接收和发送两组数据,经过基于“乒乓RAM法”的数据同步处理后,利用2组RAM交替进行写、读操作,可以实现高频高速的数据同步传输;该系统的硬件部分用来接收相机端的实时图像数据输入并对数据进行高速传输,软件部分实现对数据的筛选,整理,格式转换等功能,能够完成对图像的实时显示.     

基于多级磁自旋存储器的Cache调度策略的设计

多级磁自旋存储器(Multi-Level Cell Spin-Transfer Torque RAM,MLC STT-RAM)可在一个存储单元中存储多个比特位,有望取代SRAM用于构建大容量低功耗的最后一级Cache(Last Level Cache,LLC)。MLC STT-RAM的静态功耗在理论上为0,且拥有高密度和优秀的读操作特性,但它的缺陷在于低效的写操作。针对这一问题,在MLC STT-RAM Cache hard/soft逻辑分区结构 的基础上,实现了MLC STT-RAM LLC写操作密集度预测技术以及相应Cache结构的设计。通过动态预测写操作密集度较高的Cache块,帮助MLC STT-RAM LLC减少执行写操作的代价。预测的基本思想是利用访存指令地址与相应Cache块行为特征的联系,根据预测结果决定数据在LLC中的放置位置。实验结果显示,在MLC STT-RAM LLC中应用写操作密集度预测技术,使得写操作动态功耗降低6.3%的同时,系统性能有所提升。     

一个1.6微秒的磁心存储器

一、概述数控机内存采用磁心存储器,容量为32768字×18位,周期1.6μs,取数时间700ns。存储器采用三线二度半电流重合法方案。驱动系统采用均分负载二极管译码矩阵。读出放大器采用直接耦合多通道放大器。存储器的工作方式有三种:读一再生;清除一写;读一延迟800ns—改写。内存自检方式采用最坏分布和全“1”,全“0”检查。程序检查用最坏分布和最坏打扰。本文主要介绍存储器的驱动系统和检查方式。二、磁心、磁心板、磁心体 1.磁心磁心采用0.6×0.4×0.2毫米,Li-Mn磁心。其参数如表Ⅰ所示。     

面向多读/写头磁畴壁存储器的优化研究

当前,大数据及人工智能技术向嵌入式系统发展,对嵌入式系统的存储访问能力提出了更高的要求.磁畴壁存储器凭借其高读写速度、高密度以及低功耗等优点,可以用于嵌入式系统,以满足数据密集型应用对访问速度、容量及能耗的需求.但是磁畴壁存储器在进行数据访问之前需要进行移动操作,这将极大影响其存储访问性能.而减少移动操作可以有效提升磁畴壁存储器的性能.面向运行数据密集型应用的多读/写头磁畴壁存储器系统,研究减少移动操作的最优指令调度与数据放置技术.首先提出了可获得最小移动次数的整数线性规划(integerlinear programming,简称ILP)模型.由于ILP模型不能在多项式时间内求得最优解,所以提出了多项式时间的启发式算法——生成指令调度和数据放置(generationinstructionschedulinganddataplacement,简称GISDP)算法.实验结果表明,ILP模型和GISDP算法可以有效减少移动操作的次数.在配备8个读/写头的磁畴壁存储器上,GISDP算法生成的指令调度与数据放置方案相较其他算法可以平均减少89.7%的移动操作,并且GISDP算法的结果接近ILP模...     

SRIO的高速数据传输系统解决方案

为了解决高速图像信息采集端与存储端在远距离传输过程中速率低、可靠性差的问题,提出了基于SRIO的高速数据传输系统解决方案.该系统包括1553B命令接收接口、SRIO数据接收接口、LVDS数据回读接口与存储器数据交换接口.配合单元测试台和存储器,通过上位机软件对LVDS接口回读的数据进行解包分析,以检验接收到的SRIO数...     

扩展单片机I/O口时难查觉的问题

笔者前不久使用北京市单片机协会研制的DP-851单片机普及极调试用8255芯片扩展I/O口的控制程序.当用RAM做程序存储器时,程序顺利执行,并且利用监控程序提供的一些功能,可观察测量现场结果,显得极其方便、实用.但把调试好的用户程序(先进行8255初始化写控制字,再控制端口的输入与输出)固化到EPROM程序存储器中,8255芯片不能正     

无用操作对带约束的可串行化检验的影响

本文讨论“无用写”给调度的可串行化检验带来的影响,首先,我们定义了写—写、写—读、读—写和读—读约束,证明了在上述约束下,若不存在无用写,调度的可串行化检验的时间复杂性是多项式界的,进而将上述问题推广到多版本系统,得到一系列类似的有用的结论。     

DSP外部Flash存储器的自烧写方式研究

阐述了Flash存储器在线编程的自烧写程序设计思想.被烧写目标文件作为数据嵌入到烧写程序中,经过编译链接生成最终的执行文件.运行烧写执行文件时,执行文件时将嵌入的目标数据烧写到Flash存储器中,从而实现在线或在系统编程.给出了相关程序的核心代码,并测试通过,可作为DSP嵌入式系统设计的参考.     

形形色色的PC机RAM

内存是计算机的重要部件，中央处理器再“聪明”如果没有内存提供“记忆力”也不可能有所作为。PC发展到现在内存的形式多种多样、作用也各不相同，但按照它能否写可以分为两类：RAM（RandomAccessMemory）和ROM（ReadOnlyMemory）。RAM是可以读也可以写的内存，但是断电后数据就完全丢失；而ROM是只读的内存，一般用于固化BIOS的载体。但是技术的发展使一些原本归类于ROM的内存如EEPROM等在特定情况下也可以写入（尽管写人次数可能有限），因此目前RAM和ROM的主要区别是断电后数据是否还能保持。由于ROM一般已经由硬件厂…     

PLC编程口与上位机之间通讯格式的获取方法

为了实现PLC通过其编程口与上位机进行数据传输,介绍了获得通过编程口对PLC进行读写控制的通讯格式的方法,建立了相应的通讯系统,给出了对PLC位元件和字元件进行读和写的四种类型指令通讯格式的实现步骤,用获得的操作指令和PLC的响应信息,就可以通过编程口对PLC的RAM区数据进行操作,为监控和管理PLC的运行提供了另外一种途径.     

Ramtron推出2Mb串口非易失性F—RAM存储器

Ramtron International Corporation（简称Ramtron）推出2Mb高性能串VIF—RAM器件FM25V20。该器件是Ramtron公司V系列F—RAM存储器中的一员,具有2．0～3．6V的宽工作电压范围。FM25V20具有快速访问、无延迟（NoDelay）写入、几乎无限的读／写次数（1e14）及低功耗特性。     

测试访问口在DSP系统硬件设计中的应用

阐述了一种利用测试访问口开发的DSP系统的硬件设计方法.在这种硬件设计中,程序存储器配置为RAM,数据存储器留有一定的空间配置为慢速的ROM,系统程序存放在此ROM中.利用测试访问口设计了一个电路和一段程序,可以把程序从数据存储器的ROM调入程序存储器的RAM中.实践证明,这种硬件设计为系统在线调试提供了非常便利的环境,并且硬件成本很低.     

单片机系统中法拉电容的数据保护研究

引言 在测量、控制等领域的嵌入式系统应用中,常要求系统内部和外部数据存储器（RAM）中的数据在电源掉电时不丢失,重新加电时RAM中的数据能够保存完好,以保证系统稳定、可靠地工作和数据信息处理的安全。这就要求对系统加接掉电保护措施。掉电保护可采用以下三种方法：     

读周期时间为20毫微秒磁膜存贮器的实验用字译码和驱动系统

本文叙述了一个具有150,000单元的20毫微秒不破坏读出的磁膜存贮器的字选择和字驱动方案的设计原理,且通过剖面性实验作了修改。字线的一头配匹,另一头由高速驱动电路驱动,这种电路与集成电路工艺相适配,驱动器和译码矩阵相连接。本文也描述了一个合适的译码矩阵线驱动器,它能提供不同幅度和宽度的脉冲,作为“读”和“写”用,“读”操作50兆周,“写”操作20兆周。对于64个输出的剖面性实验表明,这种系统具有实用性。与存贮器模型连接进行操作表明,存取时间为30毫微秒。     

大屏幕LED显示屏的高速控制方案

以MCS-51系列单片机为例,介绍单片机对大屏幕LED显示屏的一种高速控制方案.单片机对LED显示屏的显示控制,一般是先从数据存储器读取数据,然后将数据写给LED点阵片.本方案的创新点是:用一条对外部数据存储器的读指令,同时完成对外部数据存储器读和对LED点阵片的写操作.本文详细介绍高速控制方案的电路设计,并简要提示软件编制的要点;最后介绍高速控制方案在大屏幕LED显示屏中的应用.     

Ramtron新添F-RAM器件FM25V05

Ramtron International公司推出F—RAM系列产品中的第二款串行器件FM25V05,提供高速读／写性能、低电压工作和可选器件特性。FM25V05是512Kb、2．0V～3．6V及具有串行外设接口的非易失性RAM,特点包括快速访问、无延迟写入、1E14读／写次数和低功耗,是工业控制、仪表、医疗、汽车等应用领域的串行闪存和串行EEPROM存储器的理想替代产品。