芯片设计中的IP技术

从IP开发和集成两个方面入手，重点阐述了IP的基本特征，IP的设计流程及设计中的关键技术，IP集成的一般考虑及集成的关键技术，IP模块的评估与选择等，并探讨了国内IP技术发展的一些思路。     

IP核的复用设计

作为SOC技术的关键,可复用的IP核成为设计者迎接这个挑战的有力武器。IP核的复用技术已经制订了一系列的工业标准和数据格式,相信它必将成为2000年初芯片设计工业的强大动力。     

片上系统中的I P复用

IP（Intellectual Property)复用技术是提高片上系统设计效率、缩短设计周期的一个关键。本文简要介绍了IP产生的原因、IP的概念与分类,分析了可复用IP的设计流程及相关工具,探讨了片上系统设计中的IP复用以及当前面临的主要问题,最后指出了IP的市场前景和未来发展趋势。     

基于IP的SOC设计

系统级芯片(System-on-Chip,SOC)是10年前就出现的概念,它是微电子技术当前最迫切的发展方向。从技术层面看,系统级芯片技术是超大规模集成电路(ULSI)发展的必然趋势和主流,它以超深亚微米(Very Deep Sub-Micron,VDSM)工艺和IP核复用(IP Reuse)技术为支撑。在国家高技术研究发展863计划中,SOC作为微电子重大专项已列入了2000～2001年度信息技术领域的重大专项     

基于IP的系统芯片(SOC)设计

随着集成电路设计与工艺技术水平的提高，出现了系统芯片(SOC)的概念。本文介绍了基于IP的SOC设计方式的设计流程，指出了其与传统IC设计方法的不同。讨论了支持SOC设计的几种关键技术，并对SOC的技术优势及发展趋势作了全面阐述。     

SOC中IP核重用技术及其接口模型

SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流.其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用IP(Intellectual Property)重用的方法.本文介绍可重用IP设计方法,以及IP的接口模型,有效的接口可以提高重用率,从而提高SoC的设计效率.0CP(开放核协议)将软件中的分层概念应用到IP核接口,提供一种具有通用结构的接口协议,方便了IP核与系统的集成.     

HDTV接收芯片中基于IP的均衡器的设计

提出了一种缩短设计周期，减小设计规模的HDTV接收芯片中均衡器的设计法，这种方法受到SoC中IP技术的启发，现已应用到芯片设计中。     

SOC重用设计中的IP库技术

有效的基于IP重用的设计方法学需要一整套完整的设计环境支持,其中关键的部分是要开发一个包含种类丰富、质量优良的IP模块的IP库。本文阐述了系统芯片重用设计过程中IP库开发和管理的重要意义。尝试定义了IP库,并从其组成要素:IP库元件、IP的评估以及IP库的系统结构和数据管理等方面简述了这一过程中可能存在的若干技术问题。     

IP技术在SOC中的地位及应用

本文主要介绍了IP技术的概念，并且对其在SOC的地位作了详细的说明，最后对IP在SOC中的应用作了简要的介绍。     

SOC设计中的IP挑战

IC设计正逐渐转向系统级芯片(SOC)设计,IP核是其中的重要核心部分.本文介绍了IP核的概念及交付形式,讨论了IP核相关标准、IP验证、IP的质量评估,以及知识产权的保护,并从上述几个方面分析了IP核所面临的挑战.     

IP在中国的现状及未来之路

随着以IP为基础的SOC设计逐渐成为IC设计的主流,针对IP的研发和市场交易在国内越来越受到人们的重视.本文全面系统地分析了当前我国IP研发、使用、交易的现状和存在的关键问题,并展望了IP在我国的未来发展.     

一个可重利用、低功耗RISC CPU IP核的设计

研究设计了一个可重利用、低功耗的精简指令计算机 (RISC)中央处理器的知识产权 (IntellectualProper ty)核。该RISCCPUIP核采用单时钟周期、两级流水线、哈佛总线结构。在相同处理速度下 ,其功耗降低至传统PICCPU功耗的约 1/ 4。设计的IP核用台湾联华电子 (UMC) 0 .2 5微米CMOS工艺实现 ,测试结果验证了文中的理论成果 ,并成功地实现了该IP核的工业化应用。     

IC设计技术中的IP核互连

随着IC设计复杂度的不断提高,在SoC中集成的IP核越来越多,基于片上总线的SOC设计技术解决了大规模集成电路的设计难点,但是片上总线的应用带来了可扩展性差、平均通信效率低等问题。近几年来,将英特网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构——片上网络（NOC）,NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。     

SOC设计中的硬核复用及其工艺移植

IP复用已成为SOC(system-on-chip)芯片设计的主要手段之一.以一款0.18 μm工艺下的温度控制芯片设计为例,具体介绍硬核复用设计的工艺移植问题,并给出了一种基于工艺设计工具包的设计流程及其关键技术解决方案.该设计流程在保证电路功能正确性的同时,又可以减少版图设计的设计周期,可以为其他类似硬核的复用设计提供参考.     

面向SOC设计的可变规模的LCD驱动lP核的设计

文章介绍了一个面向SOC设计的可变规模的LeD驱动IP核,该IP包括四个独立的LeD驱动单元（DU）。不仅可以通过配置该IP使四个独立的Du分别驱动不同规模的LCD,而且能够实现四个Du级联来面对更复杂的应用场合。此外,设计了一个与wishbone总线相兼容的接口模块wrapper,并将该IP结合wrapper模块嵌入到0R1200平台来进行系统级的仿真验证。仿真结果表明该IP达到了设计要求,且通过修改wrapper模块可使该IP核适用于不同的SOC设计平台。     

SOC的关键技术和设计方法

本文主要介绍了SOC的发展与前景，并且对其中的一些关键技术作了详细的说明。最后对SOC的主要应用以及21世纪硅电子学的发展作了简要的介绍。     

IP芯核水印技术研究进展

知识产权芯核（IP）水印的核心思想就是将IP模块作为水印载体，通过在其电路设计中隐藏特定的数字标记信息（数字水印），来证明其产权归属或跟踪侵权行为，是一种很有前景的IP保护技术。本文系统地调研了IP水印技术的研究现状，总结了基本研究框架和评估指标，综述和分析了在物理级、结构级、行为级和算法级四个设计抽象层次上IP水印的研究进展，评估比较了几种典型的IP水印方案，探讨了技术难题，展望了下一步的研究工作。     

基于FPGA的SOC验证平台的设计

由于SOC芯片越来越复杂,仿真验证越来越重要,逻辑错误是造成SOC芯片流片失败的首要原因.本文基于Altera EP2C50 FPGA,研究并设计SOC验证平台,以加速SOC芯片的逻辑仿真验证,减少SOC芯片设计失败的风险.