采用CORDIC算法的直接数字频率合成器的设计

为了实现CORDIC（Coordinate Rotation Digital Computer）算法在DDS（Direct Digital Frequency Synthesis）中的应用,文章介绍了CORDIC算法的一般法则和DDS的基本结构,提出了一种流水线型的CORDIC算法,并应用于FPGA（Field Programmable Gate Array）设计中,最后给出了基于ModelSim的仿真结果。     

基于CORDIC算法的DDS调频信号源设计

为了实现可调频信号源的设计,提出了一种基于CORDIC算法的DDS调频信号源的设计方案,本中首先介绍了DDS的工作原理,同时对基于CORDIC算法的相幅变换方法进行了详细叙述,利用计算正弦值的CORDIC算法在FPGA上设计数字调频波信号源,可输出高精度数字调频信号,最后对整体模块进行了仿真和实验,输出中心频率23.5 MHz,带宽1.5 MHz的调频信号,验证了文中提出的方案可行,并且结构简单易于实现.     

基于CORDIC算法的高速直接数字频率合成技术的ASIC实现

文章主要分析了如何利用基于矢量旋转的CORDIC(Coordination Rotation Digital Computer)算法实现高速高精度的直接数字频率合成技术(DDS)。首先推导了CORDIC算法产生正余弦信号的实现过程，然后给出了在FPGA中设计数控振荡器(NCO)的顶层电路结构，并根据算法特点在设计中引入流水线结构设计。     

基于CORDIC算法的DDS实现

直接数字频率合成(DDS)技术在软件无线电方面有着广泛的应用,而坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)通过移位和加减运算代替乘法运算是构造DDS的一种理想的手段。介绍了CORDIC算法的基本原理,采用流水线方法对CORDIC算法进行了设计实现,用以取代传统的ROM查找表法。实验验证,基于CORDIC算法的DDS满足高速、高精度、高分辨率和实时运算的要求。     

基于CORDIC算法的线性调频信号产生

为了克服基于传统查表法实现DDS方法占用存储单元多、运算速度和精度较低等缺陷,重点研究并实现了基于CORDIC算法的线性调频信号产生方法。采用Verilog硬件描述语言设计实现了基于CORDIC算法的流水线式直接数字合成器(DDS),结合线性调频信号的相位调制函数,实现了线性调频信号的硬件产生。ModelSim上RTL仿真结果验证了该方法的正确性。     

基于CORDIC算法的线性调频直接数字合成实现

本文介绍了一种应用CORDIC算法的线性调频直接数字合成(DDS)的实现方法。由于DDS输出的余弦波形直接由极坐标系中的幅度值和角度值确定,而CORDIC算法将极坐标系直接转换为包含正、余弦值的直角坐标系,从而实现频率数字调制。通过计算机仿真和FPGA硬件实现表明,采用这种算法的DDS是高精度和高效的。     

基于CORDIC算法的流水型DDS设计与研究

在分析CORDIC算法原理基础上,提出了一种基于CORDIC算法的流水型DDS结构,用以取代传统的ROM查找表法。同时对输入角度进行预处理,对迭代结果进行后处理,实现了整个周期的三角函数计算。设计采用verilog语言描述,在QuartusⅡ9．0下编译综合,以及Modelsim-altera6．4进行了仿真。结果表明,该算法比传统算法具有计算角度范围大、高速度和低资源的优势。     

基于CORDIC算法的DDS的FPGA设计与优化

采用CORDIC算法计算三角函数值来实现DDS,可以减少存储资源,便于在FPGA中实现.通过对传统CORDIC算法流水结构的分析,提出了一种在迭代过程采用不同位宽的寄存器存储角度值和幅度值的优化方法,可以节省资源而不影响计算精度,并且在FPGA中实现了该方法.     

基于CORDIC算法的正交信号源实现

正交型数字锁相放大器中正交信号参考源对于数字锁相放大器的性能有着重要的影响,根据CORDIC算法在FPGA上设计数字正交信号源,实现了直接数字频率合成(DDS)技术中的相位/幅度转换模块,可输出高精度的正交参考信号,避免了用ROM实现相幅转换时硬件开销过大及处理速度受限制的问题。首先介绍了DDS的工作原理,同时对基于CORDIC算法的相幅变换方法进行了详细叙述,利用CORDIC算法计算正余弦值,最后对整体模块进行了仿真和实验测试,输出中心频率可调的正交信号,实现了高精度的正交信号源。     

基于System Generator的 CORDIC算法DDS的FPGA实现

基于DDS(直接数字频率合成器)的原理,采用XILINX公司的软件system generator,搭建了基于CORDIC算法的全流水线DDS系统,它不仅比传统查找表式的DDS系统节省了大量存储器资源,达到较高的运算速度,而且利用较新的DSP工具实现了系统的快速设计。     

Ultra Low Phase Noise DSP Oscillator [DSP Tips & Tricks]

This article describes a novel complex oscillator, which is based on an interesting variation of the traditional CORDIC DDS and produces sine and cosine output samples of any specified angle. Our oscillator provides drastically improved phase noise performance (relative to a traditional CORDIC DDS) without the need for additional CORDIC iteration processing. In addition, our oscillator supports real-time output sample-by-sample digital frequency control. In describing our enhanced complex oscillator, we first present the arithmetic processing needed to generate sine and cosine samples. Next we show how that processing is implemented using the CORDIC algorithm. Then we detail the trick used to reduce oscillator phase noise errors. Finally we show how to guarantee a stable oscillator output amplitude and present an example of our oscillator's ultra low phase noise performance.     

一种基于DDS的改进信号合成电路设计

传统的信号合成电路利用DDS产生载波信号,再将原信号利用乘法器和加法器来进行合成.基于ROM查找表法和CORDIC算法,本设计提出了一种改进结构.仿真与分析结果表明,与原有电路结构相比,改进后的数字信号合成电路精度高、硬件开销小.     

CORDIC算法硬件电路实现及改进

文章提出了一种新的基于CORDIC算法的硬件电路实现方法。首先介绍CORDIC算法及其原理,然后介绍了CORDIC算法的16级流水线结构硬件电路实现,最后介绍了一种新的改进型实现方法,可以有效在兼顾16级流水线结构的高实时性优点的同时,解决CORDIC算法本身对角度范围的限制问题,同时在某种意义上也降低了电路的复杂度。     

基于折叠变换的CORDIC算法实现

在现代数字信号处理领域中,CORDIC算法是一种重要的数学计算方法。该算法采用一种迭代的方式,运算简便,被广泛应用于乘除法、开方以及一些三角函数运算当中。但CORDIC算法需要较高的迭代级数以保证运算精度,在进行FPGA实现时仍然会消耗较多的硬件逻辑资源。为进一步减少CORDIC算法实现时的资源消耗,设计并实现了一种基于折叠变换的CORDIC算法。相比传统的流水结构CORDIC算法,该折叠结构的CORDIC算法消耗的硬件资源大大减少。文中给出了这一方法的实现结构,并给出了仿真结果。     

An Improved Direct Digital Synthesizer Using Hybrid Wave Pipelining and CORDIC algorithm for Software Defined Radio

The improved Direct Digital Synthesizer (DDS) using the Hybrid Wave Pipelining (HWP) technique and COordinate Rotation DIgital Computer (CORDIC) algorithm for Software Defined Radio (SDR) is presented in this paper. In order to achieve high throughput, the hybrid wave pipelining technique is adopted. The HWP can be used to speed up the circuits without insertion of storage elements. The CORDIC algorithm is used for phase-to-amplitude conversion and utilized for dynamic transformation rather than Read Only Memory (ROM) static addressing. The frequency resolution and phase resolution are achieved as 0.023 Hz and 0.088 degree, respectively, at the maximum operating frequency of 199.288 MHz for the proposed DDS architecture. The spectral purity of the proposed design has been improved to 114 dBc with a throughput of 94 %. This paper is focused on the design and implementation of DDS using hybrid wave pipelining with CORDIC approach to target on Xilinx Spartan 3 (XC3S400-5PQ208) Field Programmable Gate Array (FPGA) with a speed grade of ?5. The proposed DDS design reduces the gate count from 49.4 % to 18.2 % as compared to the conventional pipelined Read Only Memory Look Up Table (ROMLUT) DDS method. The throughput of the proposed method has been improved from 78 % to 94 % and 55 % of total power reduction as compared with conventional DDS. The performance of the improved DDS architecture is compared with several existing DDS architectures and it is found that the present design is outperforming and can be used for software defined radios.     

一种改进超四算法的DDS设计

为了提升直接数字频率合成器(Direct Digital Synthesizer,DDS)的性能,针对DDS的相幅转换器进行了改进。基于坐标旋转数字计算算法(Coordinate Rotation Digital Computer Algorithm,CORDIC),利用三角函数角度近似的性质和相位寻址位与旋转角度的转换关系对超四算法改进,得到了仅需一次单向旋转的改进算法,并给出了该算法实现的电路结构。通过Matlab仿真分析,该电路无杂散动态范围值可以达到-119. 1 dBc,输出误差小于1. 05×10-5。基于Xilinx的FPGA平台进行仿真实验,结果表明该电路结构的输出延时不超过21 ns,相比其他类型的CORDIC算法提升了近48!的速度,同时面积资源也明显减少。该设计可以为雷达、通信等系统优化提供新的思路。     

基于改进CORDIC算法的QDDS的FPGA实现及精度分析

分析了DDS原理、CORDIC原理及其一种改进方法,设计了基于改进CORDIC算法的流水线QDDS系统,在Altera公司的ACEX1K-EP1K50TC144-1芯片上予以实现,通过对数据的频谱分析验证了系统工作性能.系统输入频率控制字32位,输出幅度位数16位,最高工作频率83.33 MHz,频率转换时间440 ns,频率分辨率0.0196 Hz,杂散指标-114 dB.