基于目录的一致性协议浅析

分布式共享存储体系结构是当今并行计算机的主要发展方向。在注重性能指标的多处理器系统中通常采用硬件手段解决高速缓存一致性问题。高速缓存的一致性设计成为共享存储多处理器系统的关键技术，直接关系到系统的性能、正确性和可用性。该介绍几种典型的基于目录的一致性协议，并分析共享存储器多处理器系统中一致性协议的实现技术。     

基于目录的一致性协议浅析

分布式共享存储体系结构是当今并行计算机的主要发展方向.在注重性能指标的多处理器系统中通常采用硬件手段解决高速缓存一致性问题.高速缓存的一致性设计成为共享存储多处理器系统的关键技术,直接关系到系统的性能、正确性和可用性.该文介绍几种典型的基于目录的一致性协议,并分析共享存储器多处理器系统中一致性协议的实现技术.     

Godson-T缓存一致性协议的Murphi建模和验证

Godson-T缓存一致性协议是用于Godson-T众核处理器的缓存一致性协议．在Godson-T协议中,缓存一致性协议和存储一致性模型存在紧密的紧耦合关系,分析协议的一致性时发现该协议满足的缓存一致性不是强一致性,不满足传统意义上缓存透明的一致性要求．我们选取了Murphi模型检测工具作为我们建模的语言和验证工具．在对Godson-T缓存一致性协议建模的时候,由于协议的上述特点,我们需要对处理器核结点,高速缓存和内存作为一个整体建模,并成功地验证了协议的相关性质．     

一种应用于多路直连CMP的混合一致性协议

Cache一致性协议对系统性能和带宽需求具有重要影响,而当前广泛采用的广播协议带宽需求较高,目录协议访存延迟较大,均不适用于国产服务器CPU直连接口带宽较低及延迟较大的应用场景。针对上述问题,基于Token广播协议和目录协议,设计混合一致性协议,采用Simics结合GEM S搭建多路直连片上多核处理器仿真系统,通过运行SPLASH-2测试协议的相关性能。实验结果表明,混合协议的系统性能优于目录协议,与Token协议相比,混合协议以较小的性能代价,大幅降低片间通信带宽需求,且在带宽资源受限系统中具有更好的系统性能。     

RCC高速缓存一致性协议的带参验证

Godson-T众核处理器的RCC高速缓存一致性协议是一种非常有特色的带参并发系统,对此协议的带参验证是一个很大的挑战。 Cubicle是最近出现的基于SMT求解器的带参模型检测工具。我们使用了Cubicle带参模型检测工具,成功对RCC协议进行了建模和验证。实验结果表明, RCC协议在结点个数为任意规模时均满足协议的各种安全性质。     

基于NoC的众核处理器可靠性仿真分析研究

随着半导体制造工艺的发展,众核芯片上的晶体管密度不断增加,随之而来的寿命可靠性问题日益严重。为了准确评估芯片的可靠性,本文提出了一种基于蒙特卡洛方法的系统级可靠性仿真框架,并在此基础上研究了NoC通信架构对可靠性的影响。实验结果表明,如果不考虑众核芯片的NoC通信结构,系统级可靠性评估的相对偏差最高可达到60%左右。     

面向非易失内存的数据一致性研究综述

在分布式内存系统中,缓存是减少远端内存访问开销的一种有效手段. 然而,单一的缓存一致性保证机制往往不能高效适配不同类型负载的访存特性. 为此,面向分布式异构内存池系统,设计了基于目录和基于广播相结合的混合缓存一致性保证机制. 利用四象限矩阵分析方法,对每个数据对象进行访存模式的判定分析,并为其配置最高效的缓存一致性保证策略,并且可以根据对象访存特征的变化在2 种策略之间动态切换. 实验结果表明,相比使用单一的缓存一致性保证机制,采用可动态配置的混合缓存一致性保证机制可提升分布式异构内存池系统的读和写,性能平均达32.31%和31.20%. 此外,混合的缓存一致性保证机制在客户端数量不断增加时仍然表现出良好的可扩展性.

     

多智能体一致性协议可视化仿真平台的研究

设计实现了一种通用的大规模多智能体一致性协议可视化仿真平台,介绍了平台的体系结构、工作流程、详细设计与实现,最后以舆论传播为例给出了仿真平台的测试与结果分析;提出了进行系统总体性能分析所需的性能指标,给出了具体定义,从而实现了对多智能体系统性能的分析和评价。仿真平台通过设置系统主要参数和加载对应的一致性协议,能快速进行各种一致性模型的仿真验证,再现系统的演化过程,主要的设计方法是先进行系统环境的搭建,包括智能体、网络拓扑、任务目标、一致性协议等基本要素的设计,平台还能将系统演化过程进行图形化显示,并统计整个过程所消耗的资源的信息。     

硬件结构支持的基于同步的高速缓存一致性协议

共享存储系统中如何高效地实现高速缓存一致性是体系结构设计面临的一个关键问题和难点问题.已有的基于目录的协议存在难于实现、验证复杂和存储空间开销大等问题.面向片上众核处理器,文中提出一种由硬件结构支持、基于同步的高速缓存一致性协议.该方案不使用目录,而是通过使用bloom-filter表示一致性信息,并在并行程序中的同步点维护高速缓存一致性.与现有的基于目录的高速缓存一致性协议相比,该方案可以降低目录协议的实现、验证复杂度.用SPLASH一2测试程序集评估表明,基于同步的协议可以获得与基于目录的协议相当的性能.     

环连接CMP的缓存一致性协议

片上多核处理器(CMP)已经成为处理器发展的方向,处理器设计的重点也转到了互连网络和存储层次结构方面,其中的一个关键问题是如何维护各处理器各级缓存(Cache)的一致性,该问题在传统的共享存储多处理器中使用Cache一致性协议来解决,而CMP相对于传统的多处理器结构具有更高的片上互连带宽和速度,给Cache一致协议提出了新的要求,也提供了新的改进机会.传统的总线侦听协议存在可扩展性不足和不必要的广播、侦听过多的缺点,而目录协议则存在失效间接延时大和复杂度高、验证困难等问题.环形连接的可扩展性好于总线结构,而其实现复杂度也远小于通常目录协议所使用的包交换点到点网络.将基于环的侦听协议应用于CMP;并考虑利用环的顺序性取消原有协议中冲突引起的重发操作,消除可能的饥饿、死锁和活锁等情况,增加协议的稳定性,同时减少消息流量和功耗;利用片上互连延时短的特点,将侦听结果和侦听请求同时传播,使得处理器可以根据侦听结果来对侦听请求进行选择性的侦听操作,可减少不必要的侦听操作,降低功耗.     

Index-Based Cache Coherence Protocol

A multiprocessor envirorLment may encounter many problems such as deadlock, load balancing and cache coherence. However, the latter is considered the most dangerous if not properly designed, the system works naturally but generates inaccurate results. This occurs if obsolete versions of a memory block are used. Users may not be aware of the presence of such problem. Two main approaches are known to maintain data consistency： namely, snoopy and directory-based protocols. Each approach has its advantages and limitations. This paper proposes a new technique that considers both previously mentioned approaches. The network architecture is slightly updated by adding an index table to each processor. The proposed protocol is expected to reduce the access time, decrease the number of accesses to main memory, maintain data consistency, and assure the usage of the most recent value of a shared variable.     

一种基于自更新的简单高效Cache一致性协议

随着片上多处理器系统核数的增加,当前一致性协议上存在的许多问题使共享存储系统复杂而低效.目前一些一致性协议极其复杂,例如MESI(modified exclusive shared or invalid)协议,存在众多的中间状态和竞争.并且这些协议还会导致额外失效通信,以及大量记录共享信息的目录存储开销(目录协议)或广播消息的网络开销(监听协议).对数据无竞争的程序实现了一种简单高效一致性协议VISU(valid/invalid states based on self-updating),这种协议基于自更新操作(self-updating)、只包含2个稳定状态(valid/invalid).所设计的两状态VISU协议消除了目录和间接事务.首先基于并行编程的数据无竞争(data race free, DRF)模型,采用在同步点进行自更新共享数据来保证正确性.其次利用动态识别私有和共享数据的技术,提出了对私有数据进行写回、对共享数据进行写直达的方案.对于私有数据,简单的写回策略能够简化不必要的片上通信.在L1 cache中,对于共享数据的写直达方式能确保LLC(last level cache)中数据最新从而消除了几乎所有的一致性状态.实现的VISU协议开销低、不需要目录、没有间接传输和众多的一致性状态,且更加容易验证,同时获得了与MESI目录协议几乎相当甚至更优的性能.     

CCNoC: Cache-Coherent Network on Chip for Chip Multiprocessors

As the number of cores in chip multiprocessors(CMPs) increases,cache coherence protocol has become a key issue in integration of chip multiprocessors.Supporting cache coherence protocol in large chip multiprocessors still faces three hurdles:design complexity,performance and scalability.This paper proposes Cache Coherent Network on Chip(CCNoC),a scheme that decouples cache coherency maintenance from processors and shared L2 caches and implements it completely in network on chip to free up processors and ...     

改进的基于目录的Cache一致性协议

介绍几种典型目录一致性协议并分析它们的优缺点。在综合全映射目录和有限目录优点的基础上,通过在存储器层上增加一个存储器高速缓存（Cache）层的方式,提出并讨论一种改进后的Cache一致性协议。该协议相对有限目录存储开销增加不多的情况下,提高了系统性能和可扩展性。     

Hierarchical Cache Directory for CMP

As more processing cores are integrated into one chip and feature size continues to shrink,the average access latency for remote nodes using directory-based coherence protocol becomes higher,which greatly impacts system performance. Previous techniques such as data replication and data migration optimize the performance of the requesting core,but offer little improvement for neighbor nodes.Other techniques such as in-transit optimization try to reduce latency at the cost of increased storage.This paper i...     

片上多核处理器Cache一致性协议优化研究综述

现代晶体管技术在单芯片上集成多个处理器已经成为现实.近年来,随着多核处理器集成核数的不断增加,高速缓存的一致性问题凸显出来,已成为多核处理器的性能瓶颈之一,亟待解决.本文介绍了片上多核处理器一致性问题的由来.总结了多核时代高速缓存一致性协议设计的关键问题,综述了近年来学术界对一致性的研究.从程序访存行为模式、目录组织结构、一致性粒度、一致性协议流量、目录协议的可扩展性等方面,阐述了近年来缓存一致性协议性能优化的方向.对目前片上多核处理器缓存一致性协议设计中存在的问题进行了讨论,并指出了未来进一步研究的方向.     

一种带偏置的基于相关性分析的Cache一致性协议验证方法

Cache一致性协议作为CC-NUMA系统的硬件基础,在CC-NUMA系统的设计过程中占有举足轻重的地位。对于复杂的CC-NUMA系统,由于其Cache一致性协议十分复杂,通常难以进行形式化验证,而常规的伪随机模拟又存在验证效率低下的问题。本文提出了一种对复杂CC-NUMA系统中Cache一致性协议进行模拟验证的方法。该方法通过对验证覆盖目标进行相关性分析,使用偏置技术对传统伪随机模拟验证方法进行了改进。实际验证结果表明,改进后的方法使得模拟验证覆盖率的增长速率有了明显提高。     

Verification of a multiprocessor cache protocol using simulation relations and higher-order logic

We present a formal verification method for concurrent systems. The technique is to show a correspondence between state machines representing an implementation and specification behavior. The correspondence is called asimulation relation, and is particularly well suited for theorem provers. Since the method does not rely on enumerating all the states, it can be applied to systems with an infinite or unknown number of states. The method is illustrated by proving the correctness of a particularly subtle example that is likely to be of increasing importance: a directory based multiprocessor cache protocol. The proof is carried out using the HOL (higher-order logic) theorem prover.     

Simics环境下故障注入的研究与实现

主要论述了在Simics全系统仿真环境下,对Vx Works嵌入式操作系统的串口故障注入以及网络故障注入的相关研究。Simics允许开发者根据需求自定义处理器、存储器、板级硬件和复杂网络系统等任意规模的硬件目标设备模型。运行在真实硬件目标设备上的底层软件、中间层软件和上层软件完全不用修改即可运行在自定义的Simics硬件目标设备模型上。因此,Simics不仅能够进行仿真硬件级的故障注入,同时还可以全面地检测软件的运行状态。