共查询到18条相似文献,搜索用时 218 毫秒
1.
一种有效的低功耗扫描测试结构——PowerCut 总被引:1,自引:0,他引:1
扫描测试是超大规模集成电路测试中最常用的一种技术.但在扫描测试过程中,扫描单元的频繁翻转会引起电路中过大的测试功耗,这对电路测试提出了新的挑战.提出了一种新颖的低功耗全扫描结构--PowerCut,通过对扫描链的修改,加入阻隔逻辑,有效降低扫描移位过程中的动态功耗,同时加入控制单元,使电路在扫描移位过程时进入低漏电流状态,降低了电路的静态功耗.实验表明该结构在较小的硬件开销范围内有效地减小了扫描测试功耗. 相似文献
2.
基于PCI总线的超大规模集成电路边界扫描测试系统 总被引:1,自引:1,他引:1
采用现场可编程门阵列(FPGA)和PCI9052目标接口芯片,实现了符合PCI总线规范和IEEE1149.1标准的超大规模集成电路边界扫描测试系统,具有对系统级、PCB级和芯片级集成电路进行边界扫描测试的功能,结构简单、速度快、工作可靠。 相似文献
3.
为提高边界扫描测试效率,提出一种多链边界扫描测试的优化配置方法,其主要思想是按照边界扫描器件内部边界扫描单元数目的多少将芯片分别配置到多条扫描链中以使扫描链的长度尽量相等,从而减少扫描周期;测试过程可分成多个阶段,每个阶段至少有一个芯片完成测试,完成测试的芯片置于旁路以缩短扫描链的长度;通过计算验证该方法能够缩短电路板的测试时间,提高了测试效率。 相似文献
4.
对模拟芯片边界扫描测试方法进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想构建了模拟芯片边界扫描测试电路,运用了数字移位寄存器和模拟开关构成模拟边界扫描单元,并编写了TAP控制器及其它电路的VHDL代码,通过实验仿真验证了测试电路的可行性。测试电路可以完成模拟芯片的简单互连测试以及性能测试。 相似文献
5.
FPGA配置芯片测试方法的研究与实现 总被引:2,自引:0,他引:2
集成电路规模越来越大,测试难度也越来越高,边界扫描方法的提出降低了测试的复杂度,适合进行大规模集成电路的测试。介绍了边界扫描的概念和特点,研究了FPGA配置芯片测试方法,并在V93000测试系统上实现了配置芯片EPC2的边界扫描测试,给出了具体测试过程,符合IEEE1149.1边界扫描规范,为具有JTAG接口的元器件测试提供了依据。 相似文献
6.
陈庆孔 《计算机与数字工程》2010,38(9):62-65,72
边界扫描技术是标准化的可测试性设计技术,它提供了对器件的功能、互连及相互间影响进行测,极大地方便了对于复杂电路的测试。文章针对XCV600_HQ240,介绍了边界扫描的基本结构、边界扫描测试操作流程、测试接口和IEEE 1149.1标准规定的数据寄存器和指令寄存器,结合FPGA芯片的BSDL文件进行边界扫描配置和测试。 相似文献
7.
边界扫描在PCB缺陷测试中的应用 总被引:1,自引:0,他引:1
硬件系统的规模越来越大,复杂程度越来越高,对其进行测试也越来越困难,边界扫描技术很好地解决了传统测试的不足。通过分析边界扫描技术在PCB缺陷测试中的应用原理,提出了一种可以广泛应用、低廉高效的边界扫描测试方法-PPT,实现对系统级、PCB级和芯片级集成电路进行边界扫描测试的功能。 相似文献
8.
用扫描链重构来提高EFDR编码的测试压缩率和降低测试功耗 总被引:1,自引:1,他引:0
为了解决系统芯片测试中日益增长的测试数据和测试功耗的问题,提出一种不影响芯片正常逻辑功能的扫描链重构算法--Run-Reduced-Reconfiguration(3R).该算法针对扩展频率导向游程(EFDR)编码来重排序扫描链和调整扫描单元极性,重新组织测试数据,减少了游程的数量.从而大人提高了EFDR编码的测试压缩率并降低测试功耗;分析了扫描链调整对布线长度带来的影响后,给出了权衡压缩率和布线长度的解决方案.在ISCAS89基准电路上的实验结果表明,使用3R算法后,测试压缩率提高了52%,测试移位功耗降低了53%. 相似文献
9.
边界扫描技术在数字电路中已经基本成熟,但在模拟电路中还涉足较少。为了提高模拟电路系统的可靠性和可测性设计,对模拟电路面向功能性测试的边界扫描模型进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想,提出了利用数字寄存器控制模拟开关的边界扫描单元结构,设计了面向功能测试的模拟电路边界扫描模型,简化了测试存取口,降低了测试难度,同时构建了模型测试平台,实现了模型的功能测试功能。 相似文献
10.
11.
内建自测试技术源于激励-响应-比较的测试机理,信号可以通过边界扫描传输到芯片引脚,因而即使BIST本身发生故障也可以通过边界扫描进行检测;为了解决大规模SOC芯片设计中BIST测试时间长和消耗面积大的问题,提出了一种用FPGA实现BIST电路的方法,对测试向量发生器、被测内核和特征分析器进行了研究;通过对被测内核注入故障,然后将正常电路和注入故障后的电路分别进行仿真,比较正常响应和实际响应的特征值,如果相等则认为没有故障,否则发生了特定的故障;利用ModelSim SE 6.1f软件仿真结果表明了该方法的正确有效性和快速性。 相似文献
12.
基于USB总线的边界扫描测试主控系统的设计 总被引:1,自引:1,他引:0
分析了边界扫描测试技术的工作机制对测试主控系统的功能需求。提出了一种基于USB总线的低成本边界扫描测试主控系统的硬件设计方案;该系统以便携式计算机为平台,用FPGA实现JTAG主控器生成满足IEEE1149.1协议的边界扫描测试信号,并用普通的SRAM实现存储器共享;该系统可以对系统级、PCB级和芯片级集成电路进行边界扫描测试以及进行边界扫描测试的研究和实验;通过试验,系统性能满足设计要求。 相似文献
13.
设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍。 相似文献
14.
带有非边界扫描器件的混装电路的扫描链优化配置 总被引:1,自引:0,他引:1
在混装电路中,由不同的非边界扫描器件所组成的簇所需要的测试向量的数目可能是不同的,根据不同的簇所需要的测试向量的不同,可以将整个测试过程分为不同的测试阶段,每个测试阶段过后都会有一个或者多个扫描芯片处于bypass状态,而此时其长度只有1,也就是说每一个扫描链的长度是随着测试矢量的移出而变化的,整个扫描链的配置过程中,需要考虑这样两个问题:如何将扫描芯片分配给各条扫描链以及如何排列各条扫描链中扫描芯片的顺序,提出了一种如何配置单链的方法,即优化配置扫描芯片在扫描链中的顺序,这种方法同样可以被应用到多链. 相似文献
15.
介绍了一种在PC机上实现的高速16位并行数据采集接口。该接口由高速光电隔离电路,双端口FIFO存储缓冲器电路及由FPGA芯片构成的计算机接口逻辑与控制电路等组成。该接口电路将终端显示处理系统与前端数据处理系统通过光电耦合器隔离开来,避免了它们之间的相互干扰,较好地解决了16位并行数据高速传输中存在的电磁干扰问题和大数据量实时有效传输问题。采用现场可编码门阵列FPGA芯片,使硬件设计软件化,既实现了复杂逻辑功能设计,又减少了硬件电路规模,提高了系统的可靠性,在雷达、声纳等复杂系统中具有良好的应用价值。 相似文献
16.
王燕 《计算机测量与控制》2006,14(10):1307-1309
边界扫描技术(BST)是一种新型的VLSI电路测试方法,但在扫描链路的设计中如何将不同厂家、不同型号、不同工作电压的BS器件实现JTAG互连,如何将边界扫描测试、在线编程和仿真结合起来一直是一个亟待解决的问题;为解决上述问题,在大规模集成电路设计中采用逻辑可编程扫描链方法,利用边界扫描技术对电路板进行测试,实验证明采用逻辑可编程扫描链方法可有效的解决测试与在线编程(或在线仿真)的兼容问题。 相似文献
17.
扫描链故障确定性诊断向量生成算法 总被引:1,自引:0,他引:1
扫描技术是一种广泛采用的结构化可测试性设计方法,是提高测试质量的有效手段.但由于扫描链及其控制逻辑可能会占到整个芯片面积的30%,因此扫描链故障导致的失效可能会达到失效总数的50%.提出一种扫描链故障确定性诊断向量生成算法:首先建立了诊断扫描链故障的电路模型,利用该模型可以采用现有固定型故障测试生成工具产生扫描链诊断向量;然后提出一种故障响应分析方法,以有效地降低候选故障对的数量,从而在保障诊断质量的前提下减少诊断向量数目,缩短了诊断过程的时间.实验结果表明,在测试诊断精确度、故障分辨率和向量生成时间方面,该算法均优于已有的扫描链诊断向量生成方法. 相似文献