技术资源

Gadence Design System公司的Affirma是用于设计复杂的单片系统(SOC)的硬件/软件协同开发工具。该公司还推出了适合于设计小组使用的Felix Initiative虚拟元件协同设计(VCC)工具。 Affirma硬件/软件验证器能提高设计效率,设计人员在虚拟系统改进阶段就能采用验证的最优级,使传统的从硬件实施到虚拟     

用SoC/嵌入系统工具权衡软硬件

组网设备的开发者,正竞相采用CARDtools系统公司的NitroVP 6.0版SoC/嵌入系统协同设计及仿真工具包。NitroVP上市刚刚几个月,设计人员可以使用它来建立虚拟原型,对硬件与软件进行协同仿真,或进行权衡分析。ST公司高级系统技术组系统建模工程师Marcello Coppola 是率先使用NitroVP的人员之一，Coppola 所在的小组研究通信应用系统以及设计这类系统的工具。Coppola把NitroVP 作为其工具包的一部分,为ST公司研制新的SoC,供宽带网络终端与设备(BBNT)使用。将xDSL调制解调器与不带ATM接口的设备相连时，需进行协议转换。BBNT所…     

SoC设计领域的核心技术--软/硬件协同设计

基于IP库的SoC必将是今天与未来微电子设计领域的核心.它既是一种设计技术,也是一种设计方法学.一块SoC上一定会集成各种纯硬件IP,和作为软件载体的IP(MCU,DSP,等).因此,作为一种软/硬件平台,面向系统需求的软/硬件协同设计技术与方法一定是决定SoC设计成败的最关键因素.针对这一问题,本文从阐述软/硬件协同设计对芯片开发的关键作用开始,根据我们的研究与实践结果,具体详细展开讨论了如何针对不同的系统需求抽象,进行软/硬件规划与协同设计.     

寻北仪软件的模块化设计

在寻北仪产品调试过程中，在具备硬件环境的前提下，软件成为系统的灵魂，它实现了系统控制、数据采集、信息处理。文章对寻北仪软件的模块化设计及实现进行了详细的讨论，给出了软件数据流图转换为软件模块图的方法。实践证明，采用软件的模块化设计，加快了不同型号的寻北仪产品软件设计周期，为产品的可调试性、可维护性和可升级性提供了保证。     

录北仪软件的模块化设计

在寻北仪产品调试过程中，在具备硬件环境的前提下，软件成为系统的灵魂，它实现了系统控制、数据采集、信息处理。文章对寻北仪软件的模块化设计及实现进行了详细的讨论，给出了软件数据流图转换为软件模块图的方法，实践证明，采用软件的模块化设计，加快了不同型号的寻北仪产品软件设计周期，为产品的可调试性、可维护性和可升级性提供了保证。     

亲自实践项目：（下篇）系统性能加速的自动化

越来越多的产品正在使算法模型和软件代码转换成硬件这一过程自动化，从而使没有具体硬件背景的设计师能够实现定制硬件加速。这些工具并不改变设计或工具流程，但可使这一流程中的一些手工步骤自动化(图1)。这些工具要达到的目标是要比其他方法缩短实现一项设计所花的时间，使设计师能探索更多的设计配置，使整个设计小组在完成某个项目期间能依靠单独资源工作，使用自动的“按结构校正”方法来提高流程可靠性，并确保验证流程与原始规范相联系。     

R＆S的协议测试仪覆盖了UMTSLTE无线设备研发的各个阶段

在LTE协议测试仪中，R＆SCMW500可以给芯片和无线设备制造商在UMTSLTE协议一致性研发的各个阶段中带来多重好处。如它可以在早期就对协议栈进行测试检查，从而有效降低UMTS LTE无线设备整个研发过程中的成本。而且，使用CMW500可以并行进行软件和硬件的协同开发、测试和优化，从而加快产品的上市时间。     

Mentor建立协同设计研究协会开发2000年以后的EDA新技术

Mentor Graphics公司最近宣布成立协同设计协会(Co-Dcsign Consortium),这是一个将从事衔接系统级与硬件/软件设计流程之间空隙的新研究机构。它将把主流EDA开发成行为硬件级的技术,以及HW/SW(硬件/软件)层次结构     

Cadence推出Palladium XP Ⅱ验证平台和系统开发增强套件

Cadence设计系统公司近日推出Palladium XPⅡ验证计算平台，它作为系统开发增强套件的一部分，可显著加快硬件和软件联合验证的时间。     

专用指令集处理器系统级设计方法

以专用指令集处理器（ASIP）为核心的SoC系统是基于特定应用，设计嵌入式处理器的一个重要发展方向。给出了一种高效的系统级指令集模型设计空间搜索和体系结构仿真的方法。该方法可以在设计的早期阶段对软件和硬件进行协同设计和仿真，针对应用优化系统性能。利用该方法成功设计的ASIP系统，完成基4-64点DIF FFT需要310个时钟周期。     

视频时间日期发生器

本文详细介绍了利用单片机控制的视频时间日期发生器的主要硬件、软件的设计，并介绍了它的性能特点和操作使用方法。     

硬件/软件协同设计技术及应用

硬件／软件协同设计技术（HW／SW Co-Design）是实现“片上系统”（SoC）设计的重要环节。文章阐述了协同设计软件的应用和发展思路，并介绍了作者所在的课题组与国外研究实验室共同开发的成果和已解决的部分关键问题。     

远程通信与网络的新设计法

程通信与网络硬件的设计人员充分了解上市时间的重要性。今日的领先者可能成为明日的落伍者，谁也不愿在竞赛中落败。令人不解的是，很多公司仍在沿用会对周期时间造成重大负面影响的设计风格，这也促使我们对工程界流行的高级设计语言，多数是Ｃ基或Verilog变种，产生深深的疑虑。Ｃ语言对硬件的扩展随着系统复杂性的增加，硬件与软件之间的界线日益淡化。然而最大的差别，即表述语言仍存在着。硬件设计以使用Verilog与ＶＨＤＬ为主；而Ｃ是全球性标准嵌入式软件语言。Ｃ＋＋扩展了Ｃ语言的基本计算能力，包含了更多的功能，如数据提取、…     

SoC软硬件协同中的层次接口技术

SoC软硬件协同设计是一种全新的发展中的设计理论，因此它的接口设计也是一个全新的领域。本文介绍一个软硬件协同设计中基于层次的对称接口模型，该接口的目的是通过层次问的不同协议将要传送的数据进行转化，从而使得软件与硬件进程之间可以方便地进行通信。     

逻辑分析仪结合硬件仿真设备,作为数字系统的查错工具

惠普公司的HP16700A和HP16600A逻辑分析系统是最早将逻辑分析和硬件仿真结合起来的分析系统;它可以为含有CPU的系统样机提供完整的分析结果(从硬件到软件)。这一努力取代了两套单独的测试装置,也不需要和在线硬件仿真设备争夺市场。整个设计小组都可以使用同样的查错工具。这样可以降低测试的支出费用,缩短产品上市的时间。 HP 16700A和HP 16600A两系     

单片机ISP/IAP系统设计

文章从软硬件协同设计的角度出发,介绍了单片机ISP/IAP系统的实现,单片机端软件与硬件逻辑部分分别使用汇编语言和Verilog HDL语言进行设计并仿真。最后,对ISP/IAP系统进行全面测试,成功地进行了仿真、综合与验证。该系统的设计方法体现了单片机功能开发的基本原理。     

逻辑分析仪的最新动态

逻辑分析仪是数字设备的强有力测量仪器,它可满足当今迅速发展的测量技术方面的各种需要,减轻数字系统设计人员所面临的上市时间和设计周期的压力。目前,逻辑分析仪已能承担硬件开发、硬件和软件集成以及嵌入式软件开发工作,解决那些产品开发中难以辨认的数域测试问题,其中包括模拟信号问题乃至高级语言的源代码等问题。     

逻辑分析仪的最新动态

逻辑分析仪是数字设备的强有力测量仪器,它可满足当今迅速发展的测量技术方面的各种需要,减轻数字系统设计人员所面临的上市时间和设计周期的压力。目前,逻辑分析仪已能承担硬件开发、硬件和软件集成以及嵌入式软件开发工作,解决那些产品开发中难以辨认的数域测试问题,其中包括模拟信号问题乃至高级语言的源代码等问题。     

Cadence Allegro 系统互连设计平台

Cadence Allegro 系统互连设计平台支持协同设计跨集成电路、封装以及印制电路板领域的高性能系统互连.平台独特的协同设计方法优化I/O 缓冲器之间和跨集成电路、封装以及印制电路板的系统互连,避免硬件返工、降低成本、缩短设计周期.     

基本电子电路

TN7 00020574数字系统硬件/软件协同设计(C odesign)技术/来晓岚(国防科技大学ATR实验室)刀电子技术应用.一1999,25(9)一47一49,55硬件/软件协同设计(Codesign)技术是应现代电子系统设计的需求而产生的一个新的技术研究领域.其研究和发展正在对现有的系统设计理念和设计方法产生变革性的影响.简要介绍了Codesign技术的由来和概况,并简要介绍了其中的主要技术间题和现有的一些算法。图2表3参10(金)现场可编程模拟A SIC与电子系统设计/徐志军(南京通信工程学院)11电子技术应用.一1999,25(10).一66一67以MPAAOZO为例,介绍了M眺orola公…