基于RISC-V调试协议的片上调试系统设计与实现

为满足RISC-V架构生态中对RISC-V平台软件调试的需求,设计并实现了一种基于RISC-V调试协议的片上调试系统.该系统通过调试传输模块实现并隐藏调试模块内部寄存器访问逻辑,将其简化为JTAG串行信号实现与宿主机的交互,并通过调试模块实现了调试所必需的处理器全面监控与存储访问功能.在基本调试功能的基础上,进一步实现了总线直接访问、程序缓存和基于触发模块的触发功能,并在兼容RISC-V调试协议的情况下实现了事件序列触发功能.该片上调试系统依托于自研RISC-V处理器硬件平台,通过GDB与OpenOCD构成的宿主机软件环境进行功能测试.经过与其他RISC-V架构处理器对比和FPGA测试表明,该片上调试系统功能丰富,能够满足目前RISC-V平台调试的功能需求.     

基于ARM嵌入式平台的X86译码SoC架构设计

二进制翻译技术是代码移植技术中的一种重要技术.针对二进制翻译的应用,提出在ARM嵌入式平台下实现X86 to ARM二进制翻译系统.通过对ARM嵌入式平台的研究,介绍二进制翻译模块的功能,着重论述SoC架构的设计,并分析Multi-layer总线结构的特点及优化.该SoC系统实现了将部分X86指令翻译为ARM指令并由ARM处理器执行目标代码的功能.该设计为在硬件上实现二进制翻译提供了参考.     

一种新的自适应翻译单元构造算法

翻译单元的构造对动态二进制翻译系统的性能有着重要影响.本文提出一种新的硬件支持下的自适应翻译单元构造算法ATUC,动态监测程序执行,根据程序的执行特性动态自适应调整翻译单元的构造,提高翻译后代码的执行成功率,并尽可能提高翻译后代码效率.引入了硬件的连续提交地址缓冲,辅助二进制翻译软件进行程序执行特性监测,降低profile开销.SPEC2000程序模拟结果表明,ATUC算法对系统性能提高明显.分析表明ATUC具有很低的时间空间开销与硬件支持实现开销.     

用于消费类和工业电子产品的高性能ARM9处理器

ARM9徽处理器偏大也了Thumb指令集，其良好的性能有助于工程师在完成先进系统设计的同时，兼顾对芯片面积、上市周期、开发成本和功耗等多项指标的要求。CirrusLogic的EP9301是现有的具有价格优势的ARM9处理器之一。其集成的结构和性能设计适合各种初级消费类和工业电子产品的用户。     

消费类和工业领域用ARM9微处理器EP9301

ARM9 微处理器集成了Thumb 指令集,其完备的性能有助于工程师在完成先进的系统设计的同时,兼顾对芯片面积、上市周期、开发成本和功耗等多项指标的要求。CirrusLogic 的EP9301 是现有的最具价格优势的ARM9 处理器之一,其高度集成的结构和先进的性能设计尤其适合各种消费类和工业电子产品的用户。EP9301拥有先进的166兆赫ARM920T处理器,以及支持Linux、Windows CE和其他许多嵌入式操作系统的存储器管理单元(MMU)。ARM920T 的32位微控制器结构带有一个5级管线,可以极低的功耗提供优异的性能。16K指令高速缓存和16K数据高速缓存可…     

消费类和工业领域用ARH9微处理器EP930I

ARM9微处理器集成了Thumb指令集，其完备的性能有助于工程师在完成先进的系统设计的同时，兼顾对芯片面积、上市周期、开发成本和功耗等多项指标的要求。Cirrus Logic的EP9301是现有的最具价格优势的ARM9处理器之一，其高度集成的结构和先进的性能设计尤其适合各种消费类和工业电子产品的用户。     

适用于消费类和工业电子产品的ARM9处理器

ARM9微处理器集成了Thumb指令集，其完备的性能有助于工程师在完成先进的系统设计的同时，兼顾对芯片面积、上市周期、开发成本和功耗等多项指标的要求。EP9301是极具价格优势的ARM9处理器之一，其高度集成的结构和先进的设计尤其适用于各种初级消费类和工业电子产品的用户。     

五级流水线RISC-V处理器的研究与性能优化

国内基于RISC-V指令集的嵌入式处理器的研究在近几年内得到了快速发展.在性能评估研究上多集中于2-3级流水的小规模、低功耗处理器,针对5级流水架构处理器的性能量化研究较少.针对该问题,在传统5级顺序流水架构的基础上,分别从RISC-V指令预测、流水线机制、乘除法算法、存储架构等方面分析处理器优化的策略.针对不同策略优...     

基于ARM9的U-Boot自动识别启动实现

嵌入式ARM9系列处理器支持U-Boot从Nor FLASH或者Nand FLASH启动,也支持U-Boot直接下载到内存中调试运行,根据U-Boot在不同启动设备上的差异,添加Nand FLASH读写驱动和判别启动位置程序,使U-Boot支持自动识别启动.在基于S3C2440的硬件平台上验证通过,并正确引导了Linux内核.     

基于Trace-Cache的多级动态优化框架设计

对指令集进行扩展和添加新功能部件是提高处理器性能的有效途径.为了充分利用新的体系结构扩展,已有应用必需经过全新的优化编译.对于跨体系结构优化而言,二进制翻译已经被证明是一种行之有效的技术.本文结合trace技术和动态二进制翻译优化技术,提出一种多级动态优化框架结构,无需静态重新优化编译,在程序动态运行期间,引入多级动态优化方法和扩展指令调度.模拟结果显示该结构具有能有效形成大尺寸的指令调度窗口,准确选择热点代码及优化方法,有效提升旧有应用性能的优点,并有实现灵活,可扩展好等特点.