首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到19条相似文献,搜索用时 156 毫秒
1.
本文分析了I2C串行总线的数据传输机制,采用硬件描述语言verilog在行为级描述了I2C总线控制器在FPGA上的实现。给出了音频编解码芯片WM8731的配置模块IP核。根据设计流程,对程序进行了前仿真和调试,结果表明符合I2C串行总线的协议要求。并在Quartus II 6.0开发环境下进行了综合,后仿真和下载。  相似文献   

2.
该文详述了一种基于wishbone总线接口的IIC总线控制器IP核设计,给出了该IP核的系统接口以及各个子模块的详细设计方法,并对该IP核进行了仿真和验证。  相似文献   

3.
介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A/D转换器件(ADS8364),针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中,利用FPGA器件中的硬FIFO控制器辅助设计IP核,利用嵌入式开发工具EDK建立FPGA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性。  相似文献   

4.
何敬银 《工业控制计算机》2011,24(7):99-100,102
音频终端基于FPGA外围电路设计和Nios Ⅱ系统设计.其中,NiosⅡ片上系统由Nios Ⅱ软核、以太网芯片控制器、CFI(Common Flash Interface,公共闪存接口)控制器、SDRAM控制器等IP构成,并详细介绍了各个IP的原理和设计说明.在设计中,用Altera公司的Quartus Ⅱ软件完成了所...  相似文献   

5.
基于FPGA的三线制同步串行通信控制器设计   总被引:2,自引:1,他引:1  
为了简化应用系统中的三线制同步串行通信扩展接口,减小系统体积,降低系统功耗,通过研究三线制同步串行通信的原理,利用FPGA,结合硬件描述语言VHDL,设计了三线制同步串行通信控制器功能框架结构,介绍了各组成模块的功能及工作过程,并对该控制器IP核的接口信号进行了详细描述与定义,最后在Xilinx ISE和ModelSim SE平台下对该控制器IP核进行了综合和功能仿真。  相似文献   

6.
分析了UART核的结构和智能卡的传输协议,提出一种基于UART核的智能卡接口IP核的设计。该设计以成熟的UART核为基础,无需编写异步串口的时序与接口逻辑,仪在串口核中增加收发缓冲器和协议处理等模块,减少了工作量并缩短了开发周期。最后对所设计的IP核进行仿真和实际测试,结果表明该IP核设计正确,运行稳定,适合在多卡系统中应用。  相似文献   

7.
针对LCD控制器IP核只能显示数字和英文字母的问题,提出了一种基于NIOSⅡ的VGA控制器IP核的设计方法,给出了VGA工作原理,介绍了VGA控制器的设计,详细阐述了VGA控制器IP核的设计,即将设计好的VGA控制器安装到SOPC Builder中,最后将VGA控制器IP核添加到NIOSⅡ系统中进行了测试验证。测试结果表明,该IP核可显示多种图形、图象、文字,并可实现动画效果,具有一定的实用价值。  相似文献   

8.
DDRSDRAM具有集成度高、密度大、接口带宽高、价格便宜的特点。目前已广泛应用于PC、服务器等产品和嵌入式系统中。本文介绍了基于AlteraCycloneⅡ的DDR控制器设计和CycloneⅡ的接口以及Alter提供的控制器IP核,并讨论了根据自身应用特点简化IP核中不必要的功能,替换加密的IP核,从而实现自己的DDR控制器。该措施保证了此项目开发的速度和质量。  相似文献   

9.
孙科学  张瑛  刘艳  唐珂 《微机发展》2012,(8):196-199
文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。  相似文献   

10.
文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求  相似文献   

11.
介绍了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。该系统通过在FPGA芯片上配置NiosII软核CPU和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合系统的软件设计来控制音频编/解码芯片和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能。由于采用了SOPC和DMA控制技术,该系统具有设计灵活、扩展性好和数据处理速度快等优点。  相似文献   

12.
基于FPGA的智能串口模块用于扩展3U Comapct PCI工业控制计算机的RS232串行接口。智能串口模块在硬件设计采用FPGA,在FPGA内部实现NiosⅡ软核,作为处理器实现串行通讯的智能控制功能,通过设计通用异步串行控制器(UART)IP核,实现串行接口的通讯协议,使模块具集成度高、有可灵活配置性、易功能扩展等优点,模块采用处理器管理串行接口的数据收发,从而提高了串行接口数据传输的稳定性,降低了在传输过程中出现数据丢失现象的几率。  相似文献   

13.
针对CAN总线通讯系统对实时性和可靠性的要求,文章设计了一种基于CPCI总线的四通道隔离CAN总线通讯模块;该模块与现有的同类CAN总线设备相比,在成本和电路集成度上具有明显的优势;该模块在硬件上采用了单片FPGA来实现CPCI接口以及4个独立的CAN控制器逻辑,并且使用了4个隔离的CAN收发器CTM1051同时实现电平转换与电气隔离;在固件设计中,分别采用PCI总线IP核和CAN总线IP核来实现PCI接口和CAN总线控制器;在软件设计中,按照模块技术要求来设计设备驱动程序、仪器驱动程序和软面板;经实验测试表明,该模块的位宽容忍度范围为±5%、采样点特征值为75%并能连续正常工作3小时以上,具有良好的性能指标和可靠的四通道数据收发功能。  相似文献   

14.
基于SoPC技术的1553B总线接口卡设计与实现   总被引:1,自引:0,他引:1  
黄伟  吴华兴  鲁艺  周雷 《电子技术应用》2011,37(7):57-60,64
提出了一种1553B总线接口卡设计方案.通过采用SoPC技术、基于Verilog的自定义IP模块设计以及基于邮槽寄存器的双向中断设计,快速构建了系统硬件.在MOS Ⅱ开发环境下采用C语言开发了系统核心软件-1553B协议处理程序,给出了BC模块的设计实例.结合系统驱动、API和实际应用程序开发对系统进行了多功能测试,验...  相似文献   

15.
为了实现 LBE总线与 Avalon总线设备之间跨时钟域数据交换,设计了桥接在两种总线间的接口 IP 软核.利用Verilog硬件描述语言的层次化设计方法,设计了接口IP核的底层模块,其中包括命令FIFO模块、状态FIFO模块、LBE总线端接口模块和 Avalon总线端接口模块.在FPGA硬件平台上,进行两种总线间的双向数据传输实验.结果表明,采用双FIFO的 LBE总线与 Avalon总线接口系统满足设计要求,能够实现数据的稳定可靠交换.  相似文献   

16.
分析基于射频识别(RFID)技术的系统基带通信过程,建立RFID基带传输模型,利用FPGA技术实现具有基带编解码、数据收发功能的通信IP核,介绍基于模块化思想的基带通信IP核的RTL设计方法,利用Quartusll与Simulink工具进行系统仿真,仿真实验结果表明,该通信模块是有效的,能够为设计RFID通信系统提供高度集成的基带通信IP核。  相似文献   

17.
基于MC8051内核的便携幅频特性测试仪设计   总被引:1,自引:0,他引:1  
为满足实际工程应用的需要,研制了以嵌入式MC8051内核为核心技术的便携式幅频特性测试仪。系统以Xilinx公司生产的型号为XC3S400的FPGA芯片为硬件处理核心,以MC8051内核作为用户交互界面设计的控制核心。采用"正弦查找表IP核+D/A"的方式实现DDS技术并产生系统扫频信号,以异步FIFO作为FPGA与MC8051内核之间数据传输的缓存模块,同时采用TFT彩屏液晶进行显示界面设计。  相似文献   

18.
基于SOPC的边界扫描测试控制器IP核设计   总被引:2,自引:1,他引:1  
在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。  相似文献   

19.
王秀丽 《软件》2011,32(4):56-58
随着EDA技术及微电子技术的飞速发展,现场可编程门阵列(Field Programmable Gate Array,简称FPGA)的性能有了大幅度的提高。以Nios Ⅱ软核处理器为核心的SOPC(Systemon Programmable Chip)系统便是把嵌入式系统应用在FPGA上的典型例子,本文设计的指纹识别模块就是基于FPGA的Nios Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程,实现Nios Ⅱ对FPGA外围器件的控制,利用SOPC Builder将Nios Ⅱ处理器、指纹读取接口UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成Nios Ⅱ硬件系统,后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA配置电路这些纯实物硬件设计。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号