基于C8051Fxxx单片机在线编程技术的设计与实现

C8051Fxxx单片机仅支持JTAG编程方式,在系统状态下进行模块的软件升级比较困难。通过利用该芯片程序存储器(片内FLASH)支持在系统写操作的特性,设计了一种在线编程的方法,使其通过RS232总线即可在系统外部实现模块软件的更新升级。     

TMS320VC5509在线烧写Flash并自举启动方法研究

为了解决TMS320VC55X系列DSP系统程序代码的保存问题,设计了一种利用JTAG接口,在线烧写Flash并实现自举启动的方法。这种在线编程的方法利用并行外部存储器加载(EMIF)接口将TMS320VC5509和Flash芯片相连接,通过搬移程序将应用程序的已初始化段按照C55X系列DSP引导表格式烧写进外部扩展的Flash存储器中,从而实现自举启动。该方法为DSP系统的软件维护和升级带来了方便,具有实际的应用价值。     

DSP外部FLASH烧写的两种方法

通过烧写DSP外部程序存储器的实例,阐述了TMS320C54x系列DSP芯片在线烧写外部存储器和编程器烧写外部存储器两种通用的烧写方法。在TMS320C5409外挂AT29LV1024的硬件结构基础上,给出部分硬件连接方案和C语言在线烧写程序以及编程器烧写的关键步骤。     

PIC单片机在线调试中的一些问题

1 在线串行编程 1．1在线串行编程接口 带有Flash闪速存储器的PIC单片机产品一般都具有在线串行编程功能，只需要5根引线就可以把程序下载到单片机的Flash程序存储器中。这5根线的排列顺序是MCLR／Vpp、Vdd、Vss、PD（或PGD）和PC（或PGC），图1是PIC单片机在线串行编程接口图。     

嵌入式系统中多用户程序在线编程技术

针对嵌入式系统中只能实现单用户程序在线编程的问题,提出一种多甩户程序在线编程方法。以MC9S12DG128为例,基于片内Flash存储器的特性和存储映像,采用Flash存储空间划分、向量重定位、监控程序组织与设计等关键技术实现系统资源在多个用户程序之间的合理分配。在教学机器人开发平台中的应用结果表明,采用多用户程序在线编程技术的嵌入式系统,运行稳定、可维护性好、方便更新。     

DSP外部Flash存储器的自烧写方式研究

阐述了Flash存储器在线编程的自烧写程序设计思想.被烧写目标文件作为数据嵌入到烧写程序中,经过编译链接生成最终的执行文件.运行烧写执行文件时,执行文件时将嵌入的目标数据烧写到Flash存储器中,从而实现在线或在系统编程.给出了相关程序的核心代码,并测试通过,可作为DSP嵌入式系统设计的参考.     

MRAM,全新的随机存取存储器 让电脑开机快如闪电

在掉电的情况下仍然可以保持数据,读写速度接近CPU的高速缓存,芯片储存密度与DDR和RDRAM相当,这就是MRAM,一种全新的随机存取存储器。MRAM是如何运作的?使用MRAM的电脑将给用户带来怎样的新感受?     

如何设计TMS320C32 DSP的存储器接口

通过对高性能浮点DSP处理器TMS320C32的外部存储器接口的研究,介绍其存储器结构的特点,并根据其特点给出3种设计方案.这3种不同的方案,分别可以实现3种宽度的存储器接口,即8位、16位和32位的外部数据访问或是16位和32位的外部程序访问.这一特点使得TMS320C32芯片非常适合于时变系统的控制与处理.     

Bootloader技术在数字信号控制器中的应用

介绍了Bootloader(引导加载)技术的原理,着重讨论了Microchip公司的dsPIC30F系列数字信号控制器(DSC)的Bootloader程序的编写及Flash存储器运行时自编程(RTSP)技术的原理,并实现了电子皮带秤控制仪表程序的在线自编程升级.     

DSP外部Flash存储器在线编程的软硬件设计

详细介绍DSP与Flash存储器的两种硬件接口方式及在线编程,分析了两种硬件接口方式下在线编程的区别,给出了相应的在线编程核心代码并在实际电路上测试通过,可作为DSP嵌入式系统设计的参考。     

一种融合程序员和神经网络的自动化程序生成方法

程序生成是人工智能的核心研究问题之一,当前输入-输出样例驱动的神经网络模型是非常流行的研究方法.面临的主要挑战是泛化能力差、生成程序准确率保证、难以处理复杂程序结构(如分支、循环、递归等),主要原因是模型的输入信息单一(输入-输出对)和完全依赖神经网络.显然单一地通过输入输出样例倒推程序行为存在歧义性,而神经网络的记忆...     

DSP功能测试方法研究

随着数字信号处理器（DSP）性能和集成度迅速地提高,DSP产品得到了日趋广泛的应用。文章首先介绍了DSP的基本结构,其次详细分析了DSP功能测试的方法,特别是研究了由测试系统模拟外部程序存储器加载程序的并行测试算法,最后讨论了为使用相同指令集的DSP自动生成测试图形的算法。上述算法具有直观、编程灵活、开发周期短的特点。     

集成磁电子器件研究

介绍了国内外几种先进的磁电子器件的原理及关键技术,包括GMR传感器、磁电耦合器件和磁性随机存储（MRAM）器件,并对市场前景和研发方向进行了展望。     

A Polynomial-Time Algorithm for Memory Space Reduction

Reducing memory space requirement is important to many applications. For data-intensive applications, it may help avoid executing the program out-of-core. For high-performance computing, memory space reduction may improve the cache hit rate as well as performance. For embedded systems, it can reduce the memory requirement, the memory latency and the energy consumption. This paper investigates program transformations which a compiler can use to reduce the memory space required for storing program data. In particular, the paper uses integer programming to model the problem of combining loop shifting, loop fusion and array contraction to minimize the data memory required to execute a collection of multi-level loop nests. The integer programming problem is then reduced to an equivalent network flow problem which can be solved in polynomial time.     

Android应用程序中的内存泄漏与规避方法

Android应用程序的主体采用Java编程语言实现,Java语言的一个显著特点是它通过Java虚拟机和垃圾回收机制管理大部分的内存事务,但是在Java程序中不可避免地存在着内存泄漏的问题。本文从造成Android应用程序内存泄漏的原因入手,对内存泄漏进行检测和定位。阐述了在编写应用程序时规避内存泄漏的方法,并分别介绍了一种内存监测工具和一种内存分析工具的使用方法。     

基于开放编译器的内存泄漏检测机制

内存泄漏是程序设计中经常出现的问题，会降低系统性能，甚至耗尽内存空间导致系统崩溃。文章采用反射和开放编译技术，对开放编译器OpenC 进行了扩展与改进，设计并实现了一个CC 动态内存泄漏检测工具，以帮助开发和测试人员查找内存泄漏。     

Memory model sensitive bytecode verification

Modern concurrent programming languages like C# and Java have a programming language level memory model, which captures the set of all allowed behaviors of programs on any implementation platform—uni- or multi-processor. Such a memory model is typically weaker than Sequential Consistency and allows reordering of operations within a program thread. Therefore, programs verified correct by assuming Sequential Consistency (that is, each thread proceeds in program order) may not behave correctly on certain platforms! One solution to this problem is to develop program checkers which are memory model sensitive. In this paper, we develop a bytecode level invariant checker for the programming language C#. Our checker identifies program states which are reached only because the C# memory model is more relaxed than Sequential Consistency. It employs partial order reduction strategies to speed up the search. These strategies are different from standard partial order reduction methods since our search also considers execution traces containing bytecode re-orderings. Furthermore, our checker identifies (a) operation re-orderings which cause undesirable states to be reached, and (b) simple program modifications—by inserting memory barrier operations—which prevent such undesirable re-orderings. A preliminary version of this paper appeared as (Huynh and Roychoudhury, in: Formal Methods Symposium, 2006). The conference paper is available from . This work was done when the first author was a Research Assistant at National University of Singapore.