基于Cyclone Ⅲ FPGA的DDR2接口设计分析

DDR SDRAM是Double DataRate SDRAM的缩写,即双倍速率同步动态随机存储器。DDR内存是在SDRAM内存基础上发展而来的,能够在时钟的上升沿和下降沿各传输一次数据,可以在与SDRAM相同的总线时钟频率下达到更高的数据传输率。虽然DDR2和DDR一样,都采用相同采样方式进行数据传输,但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说,在同样100MHz的工作频率下,DDR的实际频率为200MHz,而DDR2则可以达     

跨越高速存储器测试之颠--DDR特性以及相对应的测试解决方案

DDR SDRAM是Double Data Rate SDRAM的缩写(双倍数据速率),在时钟脉冲的上升和下降沿均进行数据的输入输出.DDR SDRAM内存技术是从主流的PC66、PC100、PC133 SDRAM技术发展而来.这一新技术使新一代的高性能低成本计算机系统成为可能.DDR内存技术为目前内存技术的主流产品,而且广泛应用在许多不同的系统平台上,包括桌上型计算机、工作站、服务器、笔记型计算机、携带型、计算机网路及通讯产品上.     

高性能大带宽存储器--DDR SDRAM DIMM设计指南

DDR SDRAM的功能 SDR和DDR SDRAM都是同步存储器,所有的命令和数据都与时钟上升沿同步.通过同时利用数据选通脉冲的上升和下降沿,DDR SDRAM数据的传输速率能够达到SDR SDRAM的两倍.SDR和DDR内部都采用四组结构,并且具有同样的寻址方式和刷新速率.DDR的关键优势在于源同步数据获取,两倍预取结构以及2.5V的稳定SSTL_2接口.DDR还采用了差分时钟(CK,CK#),以及新的数据选通(DQS)和数据屏蔽(DM)/时钟使能(CKE)信号.     

利用重新排序型控制器提升DDR SDRAM的效率

高速双倍数据速率(DDR)SDRAM厂商一般均使用峰值数据传输速率来制定器件规格.比如,如果某厂商把产品命名为DDR3-1600,则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1,600 MT/s.     

利用重新排序型控制器提升DDR SDRAM的效率

高速双倍数据速率（DDR）SDRAM厂商一般均使用峰值数据传输速率来指定器件规格。比如,如果某厂商把产品命名为DDR3—1600,则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1,600MT／s。     

基于FPGA的DDR控制器的设计

DDR SDRAM使用双倍数据速率结构,凭借其大容量,高数据传输速率和低成本优势,正在被越来越多地应用于高速数据采集系统中[1].使用Altera公司的Cyclone FPGA芯片设计实现了DDR控制器的功能,叙述了其设计思想,具有一定的实用价值.     

基于FPGA的DDR3 SDRAM控制器设计及实现

DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。文中介绍了DDR3的特点和操作原理,以及利用MIG软件工具在Virtex-6系列FPGA中实现DDR3 SDRAM控制器的设计方法,并进行硬件测试。验证了DDS3控制器的可行性,其工作稳定、占用资源少、可植性强等。     

关于DDR3的对比研究

为实现集成式用户体验,如今的设备支持的功能越来越多,使各类接口承担了大量数据流量压力。为了更高效地处理这些数据,提供高带宽的快速内存可解当前的燃眉之急。尽管内存的种类多种多样,但在通过高带宽数据传输接口提供大量动态随机存取存储时,双倍数据速率（DDR）内存仍占据着主导地位。这些类型的内存之所以被称为双倍数据速率是因为相比单数据速率内存,它们可以在一个内存时钟周期内进行两次数据传输,进而提供双倍的性能。     

基于FPGA的DDR控制器的实现

目前,DDR SDRAM因其拥有比SDRAM双倍的数据速率,已经成为存储器的主流,得到了广泛应用。使用Altera公司的Cyclone FPGA芯片设计实现了一个DDR控制器,为微控制器或数字信号处理器与DDR SDRAM之间连接提供了一种方案。详细叙述了其基本结构和设计思想,并给出了DDR控制器的状态转换图和在设计与实现中应注意的几个问题。     

泰克为下一代DDR3存储器推出最完善的系列测试工具

<正>俄勒冈州毕佛顿讯:全球领先的测试、测量和监测仪器提供商--泰克公司日前宣布,为DDR2和DDR3技术推出完善的系列测试工具。DDR3是下一代双倍数据速率(DDR)同步动态随机访问存储器(SDRAM),将提供性能更高的数据速率。