共查询到20条相似文献,搜索用时 31 毫秒
1.
2.
文中首先简单地说明Viterbi译码算法原理,接着分析Viterbi译码算法设计及伪代码实现,然后根据软判决和硬判决对译码性能的影响以及改进的译码器和MATLAB库函数的译码器作了仿真比较.仿真表明:改进的译码器具有良好的性能. 相似文献
3.
4.
采用BPSK调制方式的系统发生跳周现象后,输入LDPC译码器的信息序列符号与原序列符号相反,导致译码器失效。提出了基于置信传播算法的抗跳周LDPC译码算法。该算法通过增加一次迭代译码的运算量,根据校验节点与变量节点之间传递的信息对初始似然比信息进行修正,可以消除跳周对译码器的影响。仿真结果表明在不发生跳周时,抗跳周LDPC译码算法与传统译码算法性能相同,即抗跳周LDPC译码算法对初始似然比信息的修正不会导致译码性能损失。在跳周发生时,传统译码算法失效。对校验节点奇数度的码字采用抗跳周译码算法可以完全克服跳周带来的影响,译码性能与无跳周发生时相同。 相似文献
5.
Turbo码高速译码器设计 总被引:1,自引:0,他引:1
Turbo码具有优良的纠错性能,被认为是最接近香农限的纠错码之一,并被多个通信行业标准所采用。Turbo码译码算法相比于编码算法要复杂得多,同时其采用迭代译码方式,以上2个原因使得Turbo码译码器硬件实现复杂,而且译码速度非常有限。从Turbo码高速译码器硬件实现出发,介绍Turbo码迭代译码的硬件快速实现算法以及流水线译码方式,并介绍利用Altera的Flex10k10E芯片实现该高速译码器硬件架构。测试和仿真结果表明,该高速译码器具有较高的译码速度和良好的译码性能。 相似文献
6.
本文在研究了LDPC码的基本译码算法的基础上,针对BP及其简化算法译码收敛慢的不足的缺点,提出了一种将TDMP算法和NMS算法相结合的TDMP-NMS算法作为WIMAX标准LDPC译码器的译码算法.该算法综合了TDMP算法译码收敛快和NMS算法在保证误码率性能的前提下校验节点处理简单的优点,最终实现了基于WIMAX标准的LDPC码译码器. 相似文献
7.
8.
较高的译码复杂度和较长的初始译码时延是卷积LDPC码流水线译码器两个潜在的问题。本文提出一种通过在计算校验节点信息时引入乘积因子的方法降低各节点信息之间的相关性,从而提高译码效率,一定程度上降低了译码迭代次数。仿真结果表明,该译码算法缩短了译码器的初始时延,同时也降低了译码复杂度,从而使得译码器的性能得到改善。 相似文献
9.
为了提升基于极化码的稀疏码多址接入(sparse code multiple access,SCMA)系统接收机性能,提出了基于简化软消除列表(simplify soft cancellation list,SSCANL)译码器的循环冗余校验(cyclic redundancy check,CRC)辅助联合迭代检测译码接收机方案。该方案中极化码译码器使用SSCANL译码算法,采用译码节点删除技术对软消除列表(soft cancellation list,SCANL)算法所需要的L次软消除译码(soft cancellation, SCAN)进行简化,通过近似删除冻结位节点,简化节点间软信息更新计算过程,从而降低译码算法的计算复杂度。仿真结果表明,SSCANL算法可获得与SCANL算法一致的性能,其计算复杂度与SCANL算法相比有所降低,码率越低,算法复杂度降低效果越好;且基于SSCANL译码器的CRC 辅助联合迭代检测译码接收机方案相较基于SCAN译码器的联合迭代检测译码(joint iterative detection and decoding based on SCAN decoder, JIDD-SCAN)方案、基于SCAN译码器的CRC辅助联合迭代检测译码(CRC aided joint iterative detection and decoding based on SCAN decoder,C-JIDD-SCAN)方案,在误码率为10-4时,性能分别提升了约0.65 dB、0.59 dB。 相似文献
10.
卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快。阐述了编译码器各模块的设计原理,并在ModelSim给出各模块的仿真测试结果。同时对译码器进行纠错性能测试,测试结果表明该Viterbi译码器有良好的纠错性能。 相似文献
11.
该文介绍了5G标准中LDPC码的特点,比较分析了各种译码算法的性能,提出了译码器实现的总体架构:将译码器分为高速译码器和低信噪比译码器.高速译码器适用于码率高、吞吐率要求高的情形,为译码器的主体;低信噪比译码器主要针对低码率、低信噪比下的高性能译码,处理一些极限情形下的通信,对吞吐率要求不高.分别对高速译码器和低信噪比... 相似文献
12.
13.
介绍了一种新型的BCH码的译码方法,并给出了该译码算法的FPGA器件实现方法。与传统的译码算法相比,该算法具有译码速度快、硬件实现复杂度低等优点,从而使得该译码器具有速度快、体积小、性能稳定等特点。 相似文献
14.
Viterbi译码器的应用及其硬件设计与实现 总被引:1,自引:1,他引:0
维特比译码器是人们广泛采用的卷积码的译码器,在IS-95,GSM,3GPP中都有广泛的应用.文中首先简单说明Viterbi译码算法原理,接着分析Viterbi译码算法设计及伪代码实现,根据TD-SCDMA卷积码编码方案,设计了一种采用软判决方式的维特比译码器,并采用合理的归一化方式,保证了计算路径值的过程中不会发生溢出.仿真表明:改进的译码器具有良好的性能. 相似文献
15.
16.
17.
18.
卷积码维特比译码算法最佳反馈深度研究 总被引:1,自引:2,他引:1
卷积码可以用维特比算法作为译码算法,由于维特比译码器复杂度随着反馈深度的增长成指数倍增长,因而译码反馈深度对译码器的复杂度影响很大甚至可能无法实用,目前有些文献中仅给出了反馈深度的大致范围,但在硬件实现和性能仿真时无法确定一个具体的数值。通过在OFDM系统中运用卷积编码和维特比译码仿真分析发现,维特比译码器反馈深度为卷积码编码器存贮长度的5倍时,既可达到性能和硬件复杂度的良好折衷,又便于实际应用。 相似文献
19.
LDPC码在IEEE802.16e标准中的编译码分析 总被引:6,自引:1,他引:5
为了能够在保证译码性能的同时进一步降低译码的复杂度,该标准还在译码的过程中引入由M Fossorier等人提出的BP-Based算法,并分析了这两类算法的实际译码性能。实验仿真结果表明,BP-Based算法与LLR-BP算法相比,在不同码长及不同码率条件下可以更好地实现译码算法度和译码性能的有效均衡,因而更加适合作为硬件译码器的优化算法而应用到实际的通信系统中。 相似文献
20.
基于长期演进(LTE)的Tail—biting卷积码,介绍了维特比译码算法,它是一种最优的卷积码译码算法。由于Tail—biting卷积码的循环特性,采用固定延迟译码的方法,降低了译码复杂度。通过使用全并行的结构及简单的回溯存储方法,设计了一个具有高速和低复杂度的固定延迟译码器。在FPGA上实现并验证,验证结果表明译码器的性能满足了LTE系统的要求。 相似文献