ST和Intel合作开发公用存储器子系统规范

NOR闪存是大众主流手机市场首选的存储器技术。据市场调研公司iSuppli资料显示，NOR闪存出贷量占手机嵌入式闪存出贷量的92．8％。ST和Intel是全球10大手机OEM厂商的闪存供应商，提供的NOR闪存占手机闪存市场的40％。     

基于性能分析的片上影子堆栈存储器设计

针对堆栈访问局部性特征,通过建立片上影子堆栈存储器(Shadow Stack Scratch-Pad Memory,简称S~3PM),将堆栈访问热点映射至SPM,从而减少堆栈访问时内核对外存的访问次数,提高系统性能.在研究S~3PM的基础上,还对包含指令、数据和堆栈优化的SoC存储子系统进行总体设计空间探索,从而合理分配SPM资源.实验结果表明,7个基准测试程序仅使用128字节的S~3PM映射堆栈,可以取得最高30.8%,平均12.4%的性能提升.     

浅析闪速存储器接口的类型与应用

本文主要对闪速存储器(闪存)的接口类型和应用进行浅析。通过对闪速存储器的NOR型和NAND型所涉及到的各种接口分类、接口应用的时序和传输方式的比较,进一步的阐明了闪速存储器接口的特性和应用的趋势。     

SoC嵌入式flash存储器的内建自测试设计

深亚微米技术背景下，嵌入式存储器在片上系统芯片(system-on-a-chip，SoC)中占有越来越多的芯片面积．嵌入式存储器的测试正面临诸多新的挑战。本文论述了两种适合SoC芯片中嵌入式flash存储器的内建自测试设计方案。详细讨论了专用硬件方式内建自测试的设计及其实现，并且提出了一种新型的软硬协同方式的内建自测试设计。这种新型的测试方案目标在于结合专用硬件方式内建自测试方案并有效利用SoC芯片上现有的资源，以保证满足测试过程中的功耗限制，同时在测试时间和芯片面积占用及性能之间寻求平衡。最后对两种方案的优缺点进行了分析对比。     

嵌入式非易失性存储器在SoC物理设计中的应用

嵌入式非易失性存储器以其同时具备数据可更改性及掉电保存性而已被越来越广泛的应用于SoC物理设计。文中结合一款电力网控制芯片R36的实际设计案例,分析了该器件的应用特点,并从用途、性能、容量选择等方面说明了通过非易失性存储器对降低芯片成本、提高速度及可靠性应用方法。     

基于片上存储器的SDRAM换行访问低功耗设计策略

在以SDRAM为主的存储系统中,SDRAM的换行访问产生了大量的功耗开销,减少换行次数可以降低存储系统功耗。本文提出了引入片上存储器来降低SDRAM换行次数的低功耗设计策略。该策略首先对指令执行流进行分析,并统计出在对堆栈和全局变量的访问时产生了频繁换行;然后将堆栈放入片上堆栈存储器;同时借助有芯片面积约束的贪婪算法确定了片上数据存储器的大小和所存放的全局变量。实验结果表明,引入较小的片上存储器就使得换行次数大大降低,功耗显著下降,减少换行访问的功耗平均下降了24%。     

嵌入式多媒体应用中的片上存储器分配

为了提高嵌入式多媒体应用的运行速度并降低功耗,本文提出一种高效利用片上存储器的方法.将数据矩阵划分成合理大小的子块,分阶段地将数据子块转移到片上,并尽可能重复利用已经转移到片上的数据,以便有效地减少片外存储器与片上存储器之间的数据转移.通过对汇编语言中存储器阵操作数适当分配,避免读写数据延迟.根据汇编语言代码写出不产生流水线停滞的各个矩阵操作数的存储器位置限制条件,根据限制条件,本文提出求解矩阵分配的方法.     

基于嵌套循环指令分析的片上存储器分配策略

本文提出了一种无Cache情况下基于嵌套循环指令分析的片上存储器(On-chip memory)分配策略.该策略分析程序中循环指令,控制划分粒度将所有函数切割成块,然后使用背包算法和优先级算法组合的分配算法,选择合适块放入片上存储器,达到优化程序性能的目的.实验结果表明,该策略能够显著提高程序性能,平均提高一倍,甚至更高,同时它能够预知优化后程序执行时间的变化,最高误差为2%.     

嵌入式SoC中的DMA控制器的设计与优化

当前，嵌入式微处理器已从单一功能转向集成更多功能的片上系统(SoC)。新增和改进功能往往意味着大量的数据传输，使得I／O设备和存储器之间的数据交换成为新的瓶颈，直接存储器存取(DMA)技术可以有效地缓解这一瓶颈并提高数据传输效率。文中主要介绍一种嵌入式SoC中的DMA控制器的设计，分析了DNA控制器在一个具体应用中的运行性能，并在原有基础上进行了优化，根据部分外设的数据吞吐量提出了DMA与AC97控制器之间的专用通道思想，实现音频数据的实时传输，以满足系统需求，并给出了实验数据。     

嵌入式闪存器件技术进展

首先介绍了嵌入式闪存器件的基本工作原理,并根据具体的技术特点和应用整理归纳出了嵌入式闪存器件的三种主流单元结构:单晶体管器件结构、分裂栅器件结构和选择晶体管加存储晶体管的两管器件结构,然后详细分析和比较了这三种器件结构的优缺点。接着进一步重点介绍嵌入式闪存器件近年来的最新发展,列举了传统浮栅器件在65 nm技术代的先进解决方案,并讨论了融合分立电荷陷阱存储概念的新型SONOS和纳米晶存储技术,介绍了该类型技术较之传统浮栅结构的突出优势以及目前的研究进展。最后,对嵌入式闪存技术在32 nm以下节点将遭遇的瓶颈以及进一步发展方向进行分析和展望,给出了可能的解决方案。     

基于ISO标准的磁条卡接口控制器IP的设计

重点介绍了基于ISO7810,ISO7811,ISO7812标准的磁条卡接口控制器的一种设计方案,阐述了该控制器的工作原理和该控制器IP核硬件语言模型的建立,以及其在现场可编程逻辑器件上的实现过程,重点介绍了该控制器的结构、内部寄存器的设置以及其数据接收时序图,最后给出关于本磁条卡设计方案的讨论。该方案可以方便地应用于SoC系统设计,但仍需要进一步完善。     

嵌入式存储器空间单粒子效应失效率评估方法研究

嵌入式存储器易受到空间单粒子效应(Single-Event Effects, SEE)的影响。该文提出了一种单粒子效应失效率评估的方法,包含了单粒子翻转和单粒子瞬态扰动等效应对嵌入式存储器不同电路单元的具体影响,可对不同存储形式、不同容错方法的嵌入式存储器单粒子效应失效率进行定量评估。该文提出的评估方法在中国科学院电子学研究所自主研制的嵌入式可编程存储器试验芯片上得到了验证,地面单粒子模拟实验表明该文方法预测的失效率评估结果与实验测试结果的平均偏差约为10.5%。     

一种多处理器原型及其系统芯片设计方法

 随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次、从高层抽象到底层实现逐步深入的方法解决软硬件接口验证问题和完善软硬件架构.H.264解码实验证明多处理器原型功能可行性和物理可实现性.基于该原型的多层次细化方法可有效确保SoC软硬件设计的正确性,并有助于软硬件结构协同设计优化.     

片上网络:新一代的片上系统结构

片上系统是使用共享或专用总线作为芯片的通信资源.由于这些总线具有一定的限制,因此扩展性较差,不能满足发展需求.在这种情况下,目前的片内互连结构将成为多核芯片的发展瓶颈.文章介绍了一种新型的片上体系结构(片上网络)来解决未来片上系统中总线所带来的不足.片上网络作为一种新的片上体系结构,可以解决片上系统设计中所带来的各种挑...     

NoC系统设计的研究

片上网络研究涉及从物理设计到体系结构、系统应用、设计方法和工具等诸多方面.文中从系统结构的角度总结了片上网络设计的一些主要研究内容和NoC技术研究发展方向.     

嵌入式存储器内建自测试的原理及实现

随着集成电路设计规模的不断增大 ,在芯片中特别是在系统芯片 SOC( system on a chip)中嵌入大量存储器的设计方法正变得越来越重要。文中详细分析了嵌入式存储器内建自测试的实现原理 ,并给出了存储器内建自测试的一种典型实现。     

HDTV SoC的图形引擎设计与实现

介绍了在数字高清晰度电视（HDTV）片上系统（System on Chip）中集成图形引擎的一种设计与实现。分析了图形引擎的硬件架构,并分模块介绍了BLT图形处理、图形显示（Graphic Display Unit）及其2倍图形放大、α混合显示等功能。该图形引擎可为数字高清电视芯片、机顶盒芯片等各类视频处理系统提供强大的图形支持。     

片上系统与微机电系统

21世纪产品的微型化、个性化、智能化和低功耗已经成为必然的发展趋势，片上系统和微机电系统是这一发展趋势的有力驱动者。本文分别对这两种系统的核心技术和发展动态进行了介绍，并且对片上系统和微机电系统的市场情况进行了调查分析。最后指出在电子信息产业和机电行业，片上系统和微机电系统将引领世界的潮流，成为万众瞩目的焦点。     

FPGA片内高速存储器的设计和应用

当前在高速数据采集和信号处理系统中，高速存储器的应用十分普遍，而FPGA片内存储器是大存储量高速存储应用的可行方案。本文在简要说明FPGA片内存储器结构和特性的基础上，介绍了片内存储器的构造和仿真方法，并给出了双端口RAM应用的工程实例。FPGA片内存储器容量大、速度高，其设置灵活，便于升级，能够大大简化系统的设计，完全可以满足高速存储的设计要求。