一种高速延时无关同异步转换接口电路

针对传统片上系统设计同步时钟引起的功耗大、IP核可重用性差等缺点,提出一种可用于多核片上系统和片上网络的快速延时无关同异步转换接口电路.接口由采用门限门的环形FIFO实现,移除了同步时钟,实现了数据从同步时钟模块到异步模块的高速传输,支持多种数据传输协议并保证数据在传输中延时无关.基于0.18μm标准CMOS工艺的Spice模型,对3级环形FIFO所构成的传输接口电路进行了仿真,传输接口的延时为613ps,每响应一个传输请求的平均能耗为3.05pJreq,可满足多核片上系统和片上网络芯片速度高、功耗低、鲁棒性强和重用性好的设计要求.     

基于USB2.0接口芯片FX2的高速数据采集板的设计实现

介绍一种使用USB2，0接口芯片EZ-USB FX2系列CY7C68013作为主控芯片,外接高速FIFO、CPLD及高速ADC,设计实现了一个高速数据采集板,可对输入的单路单端模拟信号进行8位高速采样,通过PC机的USB2，0接口总线连续不问断地传输所采集的数据到PC机内存中,速率可达20MB（Bytes）每秒,同时可将内存中所采集的数据写到永久磁盘文件中。     

一种实现高速异步FIFO的FPGA方法

在跨时钟域传递数据的系统中,常采用异步FIFO（First In First Out,先进先出队列）口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在,将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FIFO的方法,该方法针对不可能产生满信号的高频系统,通过省略“满”信号产生模块和多余的存储器位深来简化常规的FIFO模块,而只保留“空”信号产生模块。仿真和综合设计结果表明,整个模块的工作频率得到一定提高。     

具有USB2.0接口的高速数据采集卡设计

讨论基于USB接口的高速数据采集卡的设计与实现。详细讲述数据采集卡的硬件部分设计,并简要介绍固件程序、驱动程序和应用软件的设计。     

基于嵌入式的多通道高速数据采集系统

给出了一种多通道高速数据采集系统的设计方法,与传统的采用ISA总线的采集卡相比,具有速度快、精度高和实时性好的特点。本设计采用了比较常用的FPGA、高速AD9051、高速FIFO等实现了高速采集系统,用DMA控制技术将采集到的数据直接存储到高速FIFO中,再由单片机将数据读出,并通过USB端口传到上位机中,最后用LabVIEW软件开发的界面进行数据的显示和分析。实验表明该采集系统有通信速度快,可靠,增益可调,可连续采样等特点,更加适合应用于测试系统。     

高速环形FIFO的设计

针对全局异步局部同步系统中不同时钟域间的通信问题,提出一种可用于多核片上系统的环形FIFO.采用独特的运行协议和串并结合的数据传输方式以及保证通信质量的双轨编码方法,设计了一种新颖的FIFO体系结构,使其可支持不同宽度数据的发送和接收,保证数据的完整高速传输.在0.18μm标准CMOS工艺下,FIFO的传输延时为681...     

基于USB 3.0的高速数据传输接口设计

针对在高速数据采集过程中,需要向计算机实时传输大量数据,通过对各种传输方式的研究分析,提出了采用USB 3.0传输方式进行数据传输,设计了基于USB 3.0的高速数据传输接口,接口实现的关键技术之一是稳定数据传输的速度。通过对各种USB 3.0芯片分析,采用了FTDI公司生产的FT601芯片,根据相应的数据手册,完成对FT601芯片的外围电路,采用可编程逻辑门阵列(FPGA)作为USB 3.0传输控制器。使用Verilog语言对FPGA内部进行编程,实现使用先进先出(FIFO)方式对数据进行缓存,控制FT601芯片完成与上位机之间的数据交换,并进行测试。测试结果表明,接口能在进行相应配置后,以平均350MB/s的速率传输数据,保证了数据传输速度的稳定性和数据的完整性。     

数字化仪与微机接口软件（DGTDRV）的设计与开发

数字化仪与计算机接口软件的设计与开发是数字化仪应用的基础。本文以SummaSketch Ⅲ数字化仪为例开发了其与IBM微机的接口软件(DGTDRV),然而其设计思想也适合其它型号数字化仪接口的设计,因此具有一般性。本文着重介绍了DGTDRV的设计思想和技术关键,最后给出了DGT-DRV关键部分的程序清单和实例讲解。     

USB接口高速数据传输的实现

USB接口具有即插即用、安装方便、高带宽、易扩展、传输速度快等优点,尽管USB2.0规范中最高传输速度已经达到了60MB/s,但是很多USB2.0设备在实际工作时的数据传输速度却与此相差甚远,设计了一个以FPGA为主控制器、以CY7C68013为接口芯片的数据采集系统;当接口芯片CY7C68013工作在同步的Slave FIFO模式下时,在数据的传输控制上设计了块传输同步控制信号,保证数据传输的正确性和稳定性,系统所能达到稳定的最高传输速度为31.8MB/s。     

基于FPGA的高速数据采集系统接口设计

以基于新一代FPGA——Xilinx Ⅱ—PRO的高速数据采集系统为例,详细介绍LVDS和LVPECL接口匹配设计和高速串行RocketIO技术的实现,并对高速数传系统的输入输出接口的不同实现方式进行分析,给出系统解决方案。     

基于PXI总线的高速数字化仪研制

针对现代自动测试领域对数字化仪测试需求,设计并开发了一种PXI总线高速数字化仪;详细介绍了PXI接口电路设计方法,以及使用FPGA作为本地控制器,完成高速数据转换和异步FIFO数据缓存;采用驱动程序开发工具Windriver,在Visual C++6.0平台下完成模块驱动程序的开发,采用中断方式启动数据传输,利用PCI9054芯片的DMA数据传输功能,实现了数据高速传输,单通道最大采样速度为40MHz,输入电压范围-10～+10V;结果表明,设计的PXI高速数字化仪基本达到预定的技术指标,运行稳定可靠。     

基于CPCI总线的高速数据传输系统的设计

针对通用数据传输系统无法满足高指标通信工程对数据高速稳定传输的要求的现状,介绍了一种基于CPCI总线的高速光纤数据传输系统,提出在硬件上用单片FPGA芯片代替分立元件实现接口设计、在软件上提出用驱动程序代替应用程序完成数据分割存取的思想,着重阐述系统的结构框图、工作原理和软硬件实现,并给出选用芯片的型号;实验结果表明,基于该思想的设计能够有效地提高系统的数据传输速率;该CPCI光纤传输系统能够高效、快速、稳定地工作。     

基于cPCI总线的高速数据光纤传输系统的实现

介绍一种基于cPCI总线的点到点高速数据光纤传输系统,提出了用现场可编程大规模集成逻辑器件取代分立元件完成接口卡设计及力求达到更高的传输速率的思想,并实际设计实现了这种想法。着重介绍了系统的硬件结构设计和软件功能实现,给出了选用的主要芯片的型号。实验证明该系统工作稳定,达到了设计指标要求。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

PCI协议接口的设计及验证

本文从设计角度总结了微机系统中PCI总线的特点，设计了一款包括配置空间和I／O空间的PCI接口芯片．并通过FPGA器件进行读写验证．通过实现PCI协议的重要子集．验证了用FPGA器件进行PCI接口设计的简易可行性，为进一步实现更多更全的协议功能奠定了坚实基础。     

数控系统中模块间通信方法的设计与实现

研究采用基于国产CPU龙芯的数控系统,针对现有模块间通信方式自身不能同步多进程读/写的问题,提出一种将先进先出方式与共享内存相结合的高效通信方法,并基于此方法重新设计通信方案,对数控系统通信平台进行优化。实验结果证明该方法减少了通信双方握手过程中的轮询监测操作,提高了数控系统模块间的通信性能。     

基于功能的疾病基因预测系统设计与应用

针对与某种特定器官组织相关的疾病,利用新基因识别、基因功能预测以及疾病基因预测等技术,提出并实现一个基于基因功能信息的疾病候选基因预测系统。将其用于心血管疾病相关基因的大规模分析与预测,结果证明,该系统可以对疾病候选区间的已知基因进行致病可能性的鉴别,发现新基因,并判定新基因与疾病的相关程度。     

高速连续数据流记录系统中并行处理接口的研究

为了解决高速数据流的连续记录/读取与存储介质速度慢之间的矛盾,文中用FPGA设计了基于RAID结构的并行处理接口,实现了高速数据的分割降速、合并/恢复、纠错重构,解决了高速数据流连续存储中的I/O瓶颈问题。并行处理接口采用了流水线的设计方式及动态的逻辑配置,使得系统性能得到很大的优化,解决了高速数据处理中的延迟、数据错误、工作时序不同步等问题。并行处理接口最终在实验系统中实现了对高达160MB/S连续实时数据流的处理。     

2Gsps高速数据采集系统的设计与实现

本文介绍了一种基于交替采样技术的高速数据采集系统，该系统采用了两片采样率为1GSPS的A／D实现了2GSPS的采样率，并利用FPGA对A/D输出数据的进行转换和缓存。本文着重介绍了该数据采集系统设计和高速存储所涉及到的问题，并给出了仿真波形。     

可定制PCI接口设计

讨论了使用FPGA来实现一个PCI可定制接口的具体技术和实现方案,本PCI接口为本地提供了丰富的可定制的接口方式,通过本模块,无需对PCI总线有太多了解即可灵活地使用PCI总线来进行设计,同时本模块为定制提供了简便的方式和极大的灵活性,可以在PCI设备的设计中很方便地使用.