共查询到20条相似文献,搜索用时 31 毫秒
1.
2.
不久前,Power.org联盟成员公司及来自亚洲和中东的众多技术研发和制造公司齐聚上海,回顾了联盟成立10个月来的创新成果,并探讨、展望了Power架构生态系统的未来发展。联盟主席、IBM系统与科技事业部技术营销副总裁NigelBeck指出:“所有成员公司将致力于使基于Power架构的系统和 相似文献
3.
4.
5.
当集成电路设计规模不断扩大,复杂度越来越高,片上系统(SoC,System-on-Chip)实现的功能越来越强大的时候,SoC芯片的功能验证逐渐成为设计中的瓶颈。本文提出了一种使用Synopsys公司的AMBA验证IP对基于AMBA(Advanced Micro-controller Bus Architecture)总线架构的SoC芯片进行功能验证的方法。 相似文献
6.
基于移动代理的下一代网络分布业务架构 总被引:5,自引:0,他引:5
分析了网络智能和业务架构的演变,结合对下一代网络智能分布特征和移动代理技术的讨论,提出了基于移动代理 分布业务架构,并构思了该架构下统一消息业务的实现。 相似文献
7.
8.
本文首先研究了当前泛在物联网络环境与R EST架构的技术特点及发展现状,然后研究了R EST架构在泛在环境中应用方案,尤其是R EST架构的资源描述模型和资源管理系统原型设计,最后提出了一种R EST架构在泛在物联环境中的应用解决方案。 相似文献
9.
当前多个全球卫星导航系统(GNSS)信号的频率及体制不同,传统的基于超外差或低中频架构的无线接收机需要在模拟域通过复杂的模拟电路进行下变频、滤波、放大、模数转换等信号处理,且需要多个模拟通道来处理多模信号,这给多模导航一体化SoC芯片的设计带来了极大的挑战。针对上述情况,文中基于模拟最小化、数字最大化的思想,通过芯片内部集成高增益射频放大器、低功耗的高速模数转换器、低抖动的时钟锁相环以及数字信号处理的基带处理及CPU电路,创新性地提出一种基于软件无线电架构的多模导航SoC芯片。然后,进行55 nm CMOS工艺电路设计、版图设计、仿真及硅流片验证。测试结果表明,文中的SoC芯片具备多模导航功能,定位精度可达到2.5 m,授时精度为55.9 ns,测速精度为0.06 m/s,功耗为81 mW,芯片面积大小为6 230μm×4 480μm。所提出的多模导航SoC芯片与市场主流产品性能相当,可满足导航系统需求。 相似文献
10.
为了增强微小区内超可靠低时延通信(URLLC)业务在异构网络场景下的传输性能,该文提出一种基于智能超表面(IRS)辅助通信网络下最大化用户和速率的波束成形算法。异构网络中微小区采用短包通信技术,在保证宏小区用户通信质量的前提下,使用IRS提高微小区用户在一定解码错误概率下的短数据包传输性能,建立一个联合优化波束向量和IRS相移向量的微小区用户和速率最大化问题模型。通过交替固定优化变量的方式,将该非凸优化问题拆分为两个子问题,利用逐次凸逼近(SCA)的方法将原问题转换成凸优化问题,并利用交替优化算法对该问题进行求解。仿真结果表明,该算法通过部署IRS可以有效减弱异构场景下对于微小区用户的干扰,同时由于IRS的部署能够有效优化波束成形向量进而提高微小区用户的短包传输性能,并且IRS的通信增强效果与微小区用户的解码错误概率以及IRS反射单元的数量有直接关系。 相似文献
11.
运营商迎来了基于S D H承载的专线类业务对低时延的新需求,着眼于本地传输网L2及以下的优化传输策略,在量化分析各组网模式时延指标的基础上,对接入层级、复用过程、传输路由三个方面的时延损耗进行理论分析和研究,并结合实际测试案例,提出本地传输网低时延组网模型及资源调度建议. 相似文献
12.
13.
14.
对智能代理技术的体系结构及关键技术进行了分析,并针对传统C/S模型的远程控制技术不足,设计和构建了一个基于多智能代理(MAS)的远程控制系统,并通过实验比较其与C/S结构系统在性能上的差别。实验结果显示,相比于C/S模型,智能代理能自主完成控制任务,减少网络通信的负担,提高客户端的使用效率,更适合解决远程控制中的灵活、复杂的问题。 相似文献
15.
16.
17.
传统电子商务的集成缺乏统一的标准,系统升级、维护代价昂贵,难以与安全平台整合,交互性差。在简要介绍Web Service和智能代理的基础上,给出动态电子商务平台框架。分析动态电子商务平台所面临的安全问题,针对这些问题提出了一个安全分层模型。并从SOAP安全传输,身份认证和授权等方面给出相应解决方案。通过简单的实验对其结果进行分析,分析结果显示本模型可以较好地满足动态电子商务安全方面的需求。 相似文献
18.
为提高手持无线电台的纠错和时延特性,考虑设计一种短码长RS-CC级联码.通过对Reed-Solomon码缩短和截断以及对卷积码删余,提出了一种低时延的级联码设计方案,并进行性能分析和软硬件实现.结果表明,在高斯信道下,当Eb/No达到4.2 dB时,能够实现10-4的误码率性能.设计的RS-CC级联码码长较短,编解码固有时延低,译码速度提升30%,适合低时延应用. 相似文献
19.
20.
基于C*Core的SoC设计与验证 总被引:1,自引:2,他引:1
介绍了基于C*Core的SoC及相应的协同验证平台,提出了一种基于C*Core的SoC软硬件协同设计流程及验证方法,具有降低设计风险和缩短产品开发周期的优点,并给出了一个设计实例。 相似文献