基于遗传算法的FIR滤波器设计

提出一种FIR数字滤波器的优化设计方法,即将遗传算法应用于频率采样法的FIR数字滤波器设计中。结合给定的FIR数字带通滤波器的技术指标,用遗传算法得到频率采样法中过渡带的最佳采样值,并分别用遗传算法与查表法对过渡带中采样点的频率采样法进行仿真实现。实验结果表明,采用遗传算法设计FIR数字滤波器可获得最大的阻带最小衰减,从而解决了传统查表法不能保证最优的问题。     

有限冲击响应数字滤波器的DSP实现

数字滤波是信号处理过程的主要方式,FIR数字滤波器以其系统稳定和易实现线性相位应用更为广泛。设计了采用窗函数法的FIR数字带通滤波器,在DSP中采用单采样模式,在每一个采样周期内只产生一个信号输出值,实时处理采样后的信号。通过MATLAB进行滤波器的仿真,修改滤波器的参数使其达到设计指标。利用窗函数法设立的FIR数字滤波器,是获得较好的主瓣最大能量和旁瓣衰减意义下的最佳设计方法。     

一种基于FPGA的高速FIR滤波器的设计

为了实现对高速输入数据的滤波,根据FIR（有限冲激响应）数字滤波器并行设计思想,在脉动阵列FIR数字滤波器的基础上,经过认真设计,提出了一种基于FPGA（现场可编程门阵列）的高速FIR数字滤波器的设计方法。以一个16阶FIR数字滤波器的设计为例,在FPGA上用VHDL语言实现了这种设计方法。在Modelsim下仿真表明这一方法是可行的,可支持高达1GSPS（10亿次采样每秒）的输入数据．     

数字多普勒系统中的窄带滤波器的设计方法

随着软件无线电技术的发展,使信号的采样频率越来越高,而在高采样率的条件下,进行窄带FIR滤波器的设计是非常困难的。本文采用多抽样率结构来设计窄带FIR滤波器,使窄带FIR滤波器易于实现。另外利用多级结构并使用特殊滤波器可以有效地实现窄带FIR滤波器,通过多个滤波器的级联,放宽了对每个滤波器的要求,从而使滤波器的总的乘法系数个数减少,乘法运算率减小,同时又不增加滤波器结构的复杂。     

基于免疫算法的FIR数字滤波器优化设计

针对频率采样技术设计FIR滤波器的特点,推导出阻带衰减关于滤波器阶数和过渡带采样值的优化函数,并具体设计了免疫算法对其优化求解.仿真验证表明,较之以往方法,其效果较好,对基于频率采样技术的FIR滤波器优化设计具有重要意义.     

用频率采样法设计FIR滤波器

窗函数法和频率采样法是两种较为典型的FIR数字滤波器设计方法。目前,相关的《数字信号处理》教科书对窗函数法设计FIR滤波器进行了较为详细的论述,但对用频率采样法设计FIR滤波器这部分内容讲解得不够细致,让初学的学生感到难以理解。针对用频率采样法设计FIR滤波器的相关问题进行了较为深入的探讨,并结合实例借助Matlab软件进行了仿真和验证。仿真结果表明,选择合适的过渡采样点和滤波器长度,可以有效地控制阻带衰减、过渡带宽及计算复杂度。     

一种新的带通信号采样方法

本文提出一种新的带通信号采样方法,实现对带通信号的“等效”低通信号采样。带通信号实际采样率仅为输出端所获同相分量和正交分量采样率的两倍,可以直接确定采样频率和设计低通抗混叠滤波器。该采样方法使用滤波器的多相结构实现,这种实现方法特别适合于线性相移FIR滤波器。     

降采样FIR滤波器的设计与硬件实现

提出了一种完整的降采样FIR滤波器的设计和硬件实现方法。该方法首先利用matlab工具箱自带的FDAtool设计出降采样FIR滤波器的系数,然后采用横向抽头式结构进行硬件实现。硬件实现时,先利用FIR滤波器系数对称的特点将乘法器的数目减半进行初步优化,然后采用移位相加的硬件结构来取代所有的乘法器,从而使降采样通过在滤波器中加入降采样控制单元来一并完成。     

基于MATLAB的Sigma-Delta ADC中数字滤波器设计

为了将Sigma-Delta ADC中的SDM (Sigma-Delta Modulator)的输出码流降采样以达到Nyquist采样频率,基于实际的AUDIO CODEC项目,本文对两种数字滤波器(FIR(Finite Impulse Response)和IIR(Infinite Impulse Response))的MATLAB设计进行了描述和比较.其所需处理的SDM输出码流的过采样频率为11.2896MHz,数字滤波器完成256倍的降采样最终达到采样频率为44.1MHz,在音频范围内其最终仿真结果均达到SNDR在14bits以上.     

升余弦滤波器的快速设计与FPGA实现

介绍了一种升余弦滤波器的快速设计方法,利用Matlab设计滤波器的冲击响应,通过采样量化编码,得到在FIR Compiler加载的系数文件;FPGA中调用FIR Compiler,采用分布式算法实现该滤波器结构,并在ISE中进行综合、实现。     

基于MATLAB的高性能半带滤波器设计

在数字滤波器的设计中,为了能够有效地进行抽取滤波,往往采用多级抽取的方法。文中引入一种半带FIR（有限冲激响应）滤波器来实现多级抽取。半带滤波器是一种特殊的低通FIR数字滤波器,它的通带和阻带关于二分之一Nyquist频率对称,因而有近一半的滤波器系数为0,所以用它来实现数字滤波可以大幅度地减少运算量,有利于滤波器的实时实现。半带FIR滤波器主要应用于多速率系统中,可以提高系统的效率。剖析了半带FIR滤波器的原理、性质及实现的方法,给出了基于MATLAB和QuartusⅡ联合的半带FIR滤波器的设计仿真过程,并对结果进行了分析。     

数据采集系统中滤波器的选择

为数据采集系统选择合适的低通(抗混叠)滤波器并不像看起来那么简单。一般情况下，根据转换器的采样频率选择低通滤波器的转角频率比较简单，只要把滤波器的转角频率设为Nyquist采样频率的1／2即可。但是，开发一款能瞬间从 1V/V增益转换到零的模拟“砖墙式”滤波器是不切实际的。因此，从频率的角度设计滤波器电路，必须考虑诸如滤波器带宽设计和阶数(极点的数量)之类的问题。本文将介绍能帮助确定低通滤波器的阶数、逼近类型和一些电路拓扑的技术。     

基于两层流水线结构的FIR滤波器设计

本文提出了一种基于两层流水线体系结构的FIR滤波器的实现方案(2HPFIR).采用比输入采样频率快几倍的内部时钟频率,实现了乘加器件的高度复用,进而缩减了芯片面积.根据滤波器的抽头数目N和内部时钟快于采样频率的倍数M,在二层流水线结构的抽头链中,加入N/M-1个抽头把运算分成N/M个组.在流水线结构的组内形成M个阶段,组间形成N/M个阶段.随着抽头数量的增长,此结构很容易扩展,且不会增加关键路径的延时.此方法可以灵活应用到其它类似的专用滤波器设计中.     

适用于宽带多模射频芯片的可重构滤波器

论文提出了一种适用于宽带多模式射频芯片的可重构滤波器,通过重构可以实现低通滤波和复数带通滤波的功能.论文基于SMIC 55 nm RFCMOS工艺设计了一个三阶切比雪夫级联可重构滤波器,其频率自动校准电路采用数字方式实现;低通滤波模式下,带宽范围为1 MHz到30 MHz,增益范围为0dB到29 dB;复数带通滤波模式...     

一种高阶线性FIR滤波器设计

为了解决高阶线性FIR滤波器占用查找表资源过多的问题,提出了一种采用对称查找表的分布式结构。利用线性FIR滤波器系数对称的特点,设计了深度更小的对称查找表。采用时分复用技术和流水线技术,有效节约了查找表资源,提高了FIR滤波器的运行频率。在Xilinx XC5VLX110T FPGA芯片上,实现了1 023阶的基于对称查找表的FIR滤波器。结果表明,相比于分段查找表结构,对称查找表结构的FIR滤波器节约了48%的Block Rom资源,提升了15%的最高时钟频率。     

锐截止中频采样滤波器的设计与实现

中频采样是数字正交鉴相系统中的一项关键技术,具有锐截止特性的中频采样滤波器可以改善鉴相系统的性能.在分析锐截止特性FIR滤波器如何提升中频采样性能的基础上,针对低通滤波法鉴相系统中的滤波器设计,分析了简化滤波器设计的条件,并推导了滤波器的简化表示,从而提出了一种设计锐截止中频采样滤波器的有效方法,使得所需的运算量及存储量大幅度缩减.最后,提出了一种基于IP(Intelligent Property)核的中频采样滤波器的具体实现方案.     

采样信号的数字滤波设计和DSP实现

针对基于DSP的采样装置，以FIR滤波器为例，讨论对采样数字信号的数字滤波设计和DSP实现，同时讨论了用Matlab软件设计数字滤波器的方法。     

基于FIR与相位补偿IIR滤波器的雷达回波信号处理

FIR与IIR频率选择滤波器的设计,被广泛应用于数字信号处理领域之中。文章以雷达回波信号的数字处理为例,首先分别设计FIR,IIR滤波器完成了对信号特定频率分量的滤除。进而,针对IIR滤波器的非线性相位,基于最优化设计全通系统实现了相位补偿,并对FIR,IIR滤波器进行了综合比较。     

FIR数字滤波器的设计及其在MATLAB中的仿真实现

介绍了FIR数字滤波器的设计方法,以及MATLAB工具箱中交互式信号处理工具--SPTool在滤波器设计中的应用.并以两个FIR数字带通滤波器(中心频率分别是90Hz和150Hz,带宽都是30Hz)的设计为例,详细说明了采用Least Squares FIR准则、利用SPTool工具设计FIR的步骤.所设计的滤波器通带内波纹小于0.2dB,阻带衰减大于40dB.     

快速FIR算法

并行处理是一种有效的技术,因为它不仅能提高FIR滤波器的吞吐量,并降低能耗.然而传统块滤波器的实现,随着并行度L的增加,其硬件成本也成线形增加.在许多设计情况下,这种硬件消耗是不允许的.因此需要比传统块FIR滤波器结构更少资源面积的并行FIR就更有优势.