一种基于差分技术的CBR业务时钟自适应恢复算法与方案

信元在ATM网内传输时,由于网内缓存的存在,造成了信元延时抖动。信元延时抖动对基于PLL的恒定比特率业务时钟的自适应恢复有很大影响,即时钟的抖动/漂移比较明显。这使得这种基于PLL的CBR业务时钟恢复方案在某些场合不能应用。本文提出了一种基于差分技术的时钟自适应恢复新方案,该方案可以明显地降低由于信元延时抖动而造成的CBR业务时钟的抖动和漂移,同时不增加缓存的容量。     

一种基于差分技术的CBR业务时钟自适应恢复方案

信元在ＡＴＭ网内传送时，不可避免地产生了信元延时抖动。信元延时抖动对于基于ＡＴＭ平台的ＣＢＲ业务时钟自适应恢复有很大的负面影响［１～５］，即会造成时钟频率的抖动和漂移。这使得这种时钟恢复方案在某些场合不能应用［１，２］。本文提出了一种基于差分技术的业务时钟恢复方案，该方案可以显著地降低由于信元延时抖动而造成的业务时钟频率的抖动和漂移，同时不增加缓存的容量，即不会增加信元的总的延时。这对于提高基于ＡＴＭ平台的ＣＢＲ业务的质量有着较大的意义。     

一种基于PLL的CBR业务时钟恢复方案

信元在ＡＴＭ网中传输时，由于网力缓存的存在，造成了信元延时变化。信元延时变化对基于锁相环的恒定比特率业务时钟的恢复有很大影响，即时钟的抖动和漂移比较明显。从而这种基于ＰＬＬ的ＣＢＲ业务时钟恢复方案在某些场合不能应用。     

一种自适应时钟恢复方法

针对高速传输系统的接收端芯片去开销后的低功耗时钟产生问题,此部分电路最合适的工作时钟应为与有效数据速率相等的时钟频率,文中提出一种产生此时钟的方法。通过虚拟一个数据缓冲,以其缓冲的数据量的变化量作为频率偏差的标志,并以此为基础通过压控晶体振荡器对时钟进行调整。通过仿真证实,这种方法能实现时钟的调整,并能使前后时钟之间的真实数据缓冲区处于最安全的数据存量状态。     

基于OPNET的ATM传输服务类型CBR和UBR建模分析

在异步传输模式(Asynchronous Transfer Mode,ATM)中,每一类传输服务类型都有不同的特性和不同的使用场合。针对这种情况,提出了基于恒定比特率(CBR)传输服务类型的ATM网络和基于未指定比特率(UBR)传输服务类型的ATM网络,介绍了OPNET仿真软件的主要特性、建模机制及仿真步骤。采用OPNET网络仿真软件设计实验,根据2种不同传输服务类型的特点建立不同的场景并进行仿真对比,对比在不同场景中语音信号端到端延时以及端到端延时的方差的变化,实验结果证明了基于CBR传输服务类型的ATM网络比基于UBR传输服务类型的ATM网络更适合语音信号的传输。     

QoS测试的一种实现方法

异步转移模式(ATM)技术吸取了电路交换和分组交换技术的优点,能够支持包括话音、数据、图像和视频在内的各种媒体业务,有着广阔的应用前景。本文依照ITU-T 0.191标准的要求,对ATM异步传送模式分析仪中的服务质量(QoS)测试的原理进行了说明,进而对电路设计进行了探讨。详细分析了信元级测试的原理,提出了一种电路实现方法,给出了设计框图和流程。     

电路仿真中自适应时钟恢复的数字化方法

电路仿真提供了一种从电路交换网到分组交换网的平稳过渡方案,时钟恢复是避免通信两端数据流产生滑动的关键所在.在分析电路仿真中数据流特性的基础上,提出了一种全数字的自适应时钟恢复方法,经仿真和测试表明具有优于标准要求的抖动、漂移性能和较宽的频率捕捉范围,已应用于电路仿真专用芯片设计中.     

ATM-PON的CTD和CDV性能分析

在采用 Ａ Ｔ Ｍ － Ｐ Ｏ Ｎ 技术的宽带接入方案中,为了提高接入资源的利用率,实现多个用户对资源的公平和高效占用,普遍采用统计多路复用技术。由于统计复用的技术特点,必然使 Ｃ Ｔ Ｄ 发生变化,从而引入 Ｃ Ｄ Ｖ,使业务流受损。针对通用的带宽分配算法,讨论 Ｃ Ｔ Ｄ 和 Ｃ Ｄ Ｖ 性能的分析方法,并提出网络优化设想。     

基于公平期的循环服务——一种用于ATM网络的简单公平信元调度机制

为了在ATM网络中简洁及公平地实现信元调度,本文提出了一种新的公平服务规划;基于公平期的循环服务（简称为FCRR）,FCRR将理想的公平服务准则与经典循环服务的简单性有机地相结合,以接近于经典循环服务的代价实现了在每个“公平期”上对各用户业务的公平服务。在给出了“公平基”和“公平期”的概念后,我们证明了FCRR在每个“公平期”上服务的公平性,导出了PCRR的最差公平性和信元时延上界,与转交式循环服务（CORR）相比,FCRR具有更好的公平服务特性。相应的模拟分析进一步表明,FCRR的公平性明显优于CORR,并对高速业务具有比CORR更好的时延特性。     

一种时钟恢复算法的FPGA实现

给出一种基于全数字接收机的加德纳时钟恢复算法的FPGA实现方法。首先分析了该算法的系统结构及论述各个模块的作用,然后简要给出每个模块的硬件实现方法,其次用MATLAB对该算法进行仿真并给出仿真结果,结果表明该算法是可行的,最后在ISE9.1环境下编写VerilogHDL代码和测试激励,用ModelSim对该算法进行硬件仿真验证。结果表明这种算法时钟抖动小,同步时间快,定时精度高,硬件实现比较简单。该成果已经成功运用在某项目中。     

基于极大似然的非数据辅助型符号同步算法

介绍了一种新的非数据辅助型符号同步恢复算法。他是由最大似然(ML)的方法推导出来的，可适用于前馈型结构中，并能很方便地应用在数字信号处理中。通过对QPSK信号Matlab模拟得出，该算法同现存的其他算法相比，具有较好的精度。     

基于DVI的时钟数据恢复电路设计

设计了一种实现DVI(digital visual interface)数字视频信号接收器的新型时钟数据恢复电路.通过在过采样电路和数字锁相环之间增加弹性缓冲电路,在实现10bit数据恢复的同时,使采样时钟频率减小为数据频率的2.5倍,DPLL同时对10bit并行的数据进行相位检测判断,提高了判断的正确率,使数据传输的误码率得到改善.采用SMIC0.18μm CMOS工艺流片,测试结果表明,输入三路并行的1.65Gbps/ch UXGA格式像素数据和传输电缆长度2m条件下,输出系统时钟信号最大抖动峰.峰值为183ps,均方值为24ps,满足DVI规范要求.     

基于DVI的时钟数据恢复电路设计

设计了一种实现DVI(digital visual interface)数字视频信号接收器的新型时钟数据恢复电路.通过在过采样电路和数字锁相环之间增加弹性缓冲电路,在实现10bit数据恢复的同时,使采样时钟频率减小为数据频率的2.5倍,DPLL同时对10bit并行的数据进行相位检测判断,提高了判断的正确率,使数据传输的误码率得到改善.采用SMIC0.18μm CMOS工艺流片,测试结果表明,输入三路并行的1.65Gbps/ch UXGA格式像素数据和传输电缆长度2m条件下,输出系统时钟信号最大抖动峰.峰值为183ps,均方值为24ps,满足DVI规范要求.     

一种快速以太网卡芯片时钟恢复电路

提出了一种快速以太网卡芯片时钟恢复电路的设计 ,包括体系结构、用于 10 0BASE TX的改进MuellerMuller算法、用于 10 0BASE FX的鉴相器以及产生多相时钟的电荷泵锁相环。该时钟产生电路经过TSMC 0 .35 μm1P5MCMOS工艺验证 ,工作电压为 3.3V。实验结果表明该时钟恢复电路能够满足以太网卡芯片的要求。     

注入同步锁相环式时钟恢复电路MMIC的设计和实现

设计了单片集成的超高速NRZ码时钟恢复电路,该电路采用注入同步压控振荡器结合锁相环的结构,在保持普通PLL型时钟恢复电路优点的同时,加快了锁相环的响应速度,提高了系统的稳定度。利用法国OMMIC公司的0.2μmGaAsPHEMT,制造了MMIC芯片,在输入速率为8.2Gb/s、长度为223-1伪随机序列的情况下,输出时钟的均方根抖动为1.6ps。芯片面积为1.5mm×2mm。采用-5V电源供电,功耗约为600mW。     

AVariablebitrateVideoCodingSchemeBasedonMorphologicalOperationsforATMNetworks

ＡＶａｒｉａｂｌｅｂｉｔｒａｔｅＶｉｄｅｏＣｏｄｉｎｇＳｃｈｅｍｅＢａｓｅｄｏｎＭｏｒｐｈｏｌｏｇｉｃａｌＯｐｅｒａｔｉｏｎｓｆｏｒＡＴＭＮｅｔｗｏｒｋｓＣｈｅｎＨｕｉｆａｎｇＤａｉＷｅｎｑｉＱｉｕＰｅｉｌｉａｎｇ（ＩｎｓｔｉｔｕｔｅｏｆＩｎｆｏ...     

基于双向输入型鉴相器锁相环技术的光时钟恢复系统

介绍了一类基于双向输入型鉴相器锁相环技术的时钟恢复系统。分别讨论了基于对称和非对称输入型鉴相器的时钟恢复实现方案,并提出了一种基于对称输入型鉴相器锁相环技术的解复用分离型时钟恢复方案。     

基于内插的OFDM系统采样时钟恢复研究

数字内插滤波器全数字化恢复采样时钟已广泛应用于OFDM系统数字接收机中.文中给出了基于数字内插采样时钟恢复的完整推导过程,采用Farrow结构的数字滤波器,同时用拉格朗日内插方法对采样信号进行数字内插,完成收发两端之间采样时钟的完全匹配.仿真结果表明,该方案能够很好地跟踪采样时钟偏差,快速实现采样时钟的恢复.