混合信号参考流程与工艺设计工具包

Cadence设计系统公司与晶圆厂中芯国际公司合作开发一种兼容最新版Cadence Virtuos定制设计平台的混合信号参考流程与工艺设计工具包（PDK）。该参考流程与PDK目前已经推出，面向使用混合信号芯片进行SMIC130nm工艺设计的共同客户。这种混合信号参考流程基于SMIC的130nm混合模式、射频PDK与Cadence Virtuoso和可制造性设计技术。     

混合信号设计工具包

Cadence设计系统公司与中芯国际公司合作,开发出一种兼容最新版Cadence Virtuoso定制设计平台的混合信号参考流程与工艺设计工具包（PDK）。该参考流程与PDK目前已经推出,面向使用混合信号芯片进行SMIC 130nm工艺设计的共同客户。这种混合信号参考流程基于SMIC的130nm混合模式、射频PDK与Cadence Virtuoso和可制造性设计技术。     

软件

混合信号参考流程与工艺设计工具包Cadence设计系统公司与晶圆厂中芯国际公司合作开发一种兼容最新版Cadence Virtuos定制设计平台的混合信号参考流程与工艺设计工具包(PDK)。该参考流程与PDK目前已经     

Cadence与SMIC合作，共同面对无线设计挑战

Cadence设计系统公司与中芯国际（SMIC）宣布进行一项新的合作，把Cadence RF Design Methodology Kit（射频设计方法学“锦囊”）投入中国射频IC设计市场。SMIC将开发支持Cadence RF Design Methodology Kit的工艺设计锦囊（PDK），并将于2006年年底在测试芯片中验证此PDK。通过该项合作，中国的无线芯片设计师可获得必要的工具，通过确保硅片性能达到设计意图，来获取更短、更具可预测性的设计周期。作为他们共同努力的一部分，两家公司也将提供应用培训和研讨。     

宏力半导体采用Cadence Virtuoso 6．1PDK开发系统

Cadence设计系统公司宣布,宏力半导体制造有限公司已经采用Cadence Virtuoso 6．1技术,用于开发与测试工艺设计工具包（PDK）。Cadence Virtuoso 6．1“PDK自动化系统”简称为PAS,它有助于PDK的高效创建;而“PDK测试系统”简称STEP,有助于PDK的质量保证。使用PAS和STEP,宏力半导体已经开发并验证了它的0．18微米混合信号,RFPDK,目前已经面向其全球客户推出。     

Cadence与TSMC共推纳米混合信号／射频参考设计“锦囊”

Cadence设计系统公司与台积电公司最近共同宣布推出业界第一款的混合信号／射频参考设计”锦囊”（MS／RFRDK）。这款锦囊采用Cadence Virtuoso混合信号技术研发完成,可提供矽芯片特性行为模型（silicon-characterized behavioral models）以及完整的教学内容,展示经验证的高效混合信号／射频IC参考设计流程,     

Cadence低功耗、高端节点数字技术应用于SMIC40纳米参考流程

Cadence日前宣布，中芯国际（SMIC）推出一款采用CadenceEncounter数字技术和SMIC40纳米生产工艺的低功耗、高端工艺节点Ic设计参考流程。     

工艺设计工具包PDK的应用及开发

工艺设计工具包PDK在数模混合信号/射频电路设计中应用广泛。本文简要介绍了PDK的应用,并说明了如何使用Cadence的自动化开发系统PAS去开发PDK。     

Cadence公布新一代并行电路仿真器——用于复杂模拟与混合信号IC设计的验证

Cadence设计系统公司宣布推出Cadence Virtuoso Accelerated Parallel Simulator（APS）,这就是新一代电路仿真器,具有业界常用的Virtuoso Spectre Circuit Simulator的完整精确性．用于解决所有工艺节点中最大型与最复杂的模拟与混合信号设计。作为Cadence多模式仿真解决方案（Cadence Multi-Mode Simulation,MMSIM）7．1版的一个关键部分．     

Cadence与中芯国际联手解决系统级芯片功耗问题

Cadence与中芯国际宣布，两家公司已经联合开发出低功耗数字设计参考流程，支持SMIC先进的90纳米工艺技术。该设计参考流程包含对Cadence Encounter时序系统的支持，以满足设计师为计算机、消费电子、网络及无线产品市场开发集成电路越来越高的需求。     

宏力半导体采用Cadence Virtuoso 6.1 PDK开发系统

Cadence设计系统公司宣布,宏力半导体制造有限公司已经采用Cadence Virtuoso 6.1技术,用于开发与测试工艺设计工具包(PDK)。Cadence Virtuoso 6.1 PDK自动化系统简称为PAS,它有助于PDK的高效创建;而     

用于复杂模拟与混合信号IC设计验证的新一代并行电路仿真器

Cadence设计系统公司宣布推出新一代电路仿真器Cadence Virtuoso Accelerated Parallel Simulator （APS）,它具有业界常用的Virtuoso Spectre Circuit Simulator的完整精确性,用于解决所有工艺节点中最大型与最复杂的模拟与混合信号设计。     

Cadence发布针对IBM——特许工艺的90纳米设计流程

Cadence设计系统公司近日宣布，一个合格的设计参考流程通过了可用性验证，该参考流程可与IBM-Chartered 90纳米工艺平台兼容。Cadence设计参考流程可与由Artisan公司为IBM-Chartered跨平台设计合作计划(design enablement program)提供的知识产权(IP）无缝结合。     

简讯

●Austriamicrosystems选择Cadence作为模拟/混合信号设计伙伴业界最主要的混合信号RF和HV芯片设计和制造商之一Austriamicrosvstems公司已经确认将Cadence模拟/混合信号解决方案作为其参考流程。Austriamicrosvstems将在所有的设计流程中提供给用户完整的Cadence模拟/混合信号设计工具组合,将Cadence作为其最主要的EDA提供商。这个完整的模拟/混合信号和数字设计工具解决方案包括Cadence Spcctre仿真器,NC-Verilong数字仿真器,     

并行电路仿真器

Cadence Virtuoso Accelerated Parallel Simulator（APS）是 Cadence新一代电路仿真器,具有业界常用的Virtuoso Spectre Circuit Simulator的完整精确性,用于解决所有工艺节点中大型与复杂的模拟与混合信号设计。     

Cadence与TSMC共推65纳米混合信号/射频Reference Design Kit

Cadence与台积电日前共同宣布，推出业界第一款混合信号，射频参考设计“锦囊”（MS／RFRDK），并将于今年Q2在台积电线上客户服务系统（http：／／online．tsmc．com），提供给台积电全球65纳米客户。完整的混合信号／射频参考设计锦囊包含了相关文件、PLL电路实例以及经验证的流程教程。     

华力微电子基于Cadence公司Encounter数字技术开发55纳米平台的参考设计流程

Cadence设计系统公司（NASDAQ：CDNS）与上海华力微电子有限公司日前共同宣布,华力微电子基于Cadence Encounter 数字技术交付出55纳米平台的参考设计流程。从现在起,华力微电子首次在其已建立的55纳米工艺平台上实现了从RTL到GDSII的完整流程,这也是Cadence与上海华力紧密合作的结果。     

业界要闻

国内要闻中芯国际和Cadence将加速设计公司的芯片设计Cadence设计系统公司和中芯国际集成电路制造有限公司近日联合宣布双方共同合作发展了一项模拟混合信号(AMS)参考流程以满足设计业者在消费、网络和无线通讯集成电路市场的设计需求。模块级参考流程基于中芯国际0.18微米多模、射频工艺设计工具包与Cadence的Virtuoso客户设计平台和可制造性设计(DFM)技术。参考流程已经通过样品模数转换器设计的硅验证以及整套效度验证。流程可通过提供参考设计的环境,基准流程以及示范设计演示——设计业者如何采用中芯国际的工艺技术和Cadence的Vi…     

Cadence与TSMC共推65nm工艺技术混合信号／射频参考设计“锦囊”（Reference Design Kit）

电子设计创新领先企业Cadence设计系统公司与全球最大的专业积体电路制造服务公司-台湾积体电路制造股份有限公司（以下简称台积公司）共同宣布推出业界第一款的混合信号／射频参考设计“锦囊”（MS／RFRDK）。