产品推介

嵌入式系统德州仪器推出低功耗高性能多核DSP德州仪器推出TMS320C66x系列最新产品TMS320C6678与TMS320TCI6609,为开发人员带来业界性能最高、功耗最低的DSP。TITMS320C6678与TMS320TCI6609多核DSP适合油气勘探     

TMS320C6678／320TCI6609：数字信号处理器

德州仪器推出TMS320C66x系列产品TMS320C6678与TMS320TCI6609数字信号处理器（DSP）,为开发人员带来业界性能高、功耗低的DSP．来应对商}生能计算（HPC）时代的艰巨挑战？TI TMS320C6678与TMS320TCI6609多核DSP适合渚如油气勘探、金融建模以及分子动力学等需要超高性能、低功耗以及简单可编程性的计算应用。     

德州仪器(TI)推出TMS320C66x多核DSP新品

<正>日前,德州仪器(TI)宣布推出TMS320C66x系列最新产品TMS320C6678与TMS320TCI6609数字信号处理器(DSP),为开发人员带来业界性能最高、功耗最低的DSP,这预示着全新高性能计算(HPC)时代的到来。TITMS320C6678与TMS320TCI6609多核DSP非常适合诸如油气勘探、金融建模以及分子动力学等需要超高性能、低功     

一种超长点数脉压的实现方法

脉压被广泛用于雷达系统以提高系统分辨率.随着宽带雷达的不断发展,雷达脉压点数也在不断增长.本文介绍了一种基于二维分解超长点数FFT算法的超长点数频域脉压实现方法.在TMS320C6678评估板上的试验结果表明,新方法较传统方法效率提升超过20%,单片主频1GHz的C6678完成128K点脉压仅需约0.81ms.     

基于DSP6678实现多任务以太网络数据传输

文章基于DSP TMS320C6678和SYS/BIOS系统实现多进程以太网络收发功能。文章首先介绍了TMS320C6678的特性和架构,实现网络开发所需要的软件环境:CCS V5,SYS/BIOS 6和NDK,最后重点介绍多任务以太网数据传输的实现方法。     

基于TMS320C6678多核处理器体系结构的研究

为充分挖掘多核DSP性能,从计算机系统结构的角度出发,结合对TI的TMS320C6678的认识,开展了对多核DSP体系结构的研究．在C6678单核结构的基础上,分析了片内互联网络,共享存储结构及核间通信技术,并采用相关算法验证多核DSP的性能,最后提出了多核DSP的发展方向．     

多核DSP芯片C6678引导过程的研究与实现

多核数字信号处理(DSP)芯片给信号处理能力带来了质的提升,TI公司推出的TMS320C6678是一款具有代表性的高性能多核DSP芯片。引导技术是DSP应用的关键技术之一。C6678有着丰富的外设接口,可选择多种引导设备,同时由于多核的存在,引导过程变得更为复杂。文中对C6678的引导方式进行了透彻的研究,介绍了C6678多核引导过程的具体实现步骤,对C6678引导程序的开发提供了实际的方法和经验。     

基于TMS320C6000的多片互连系统架构

本文以TI公司的TMS320C6000系列的DSP为例,详细论述了多片DSP互连的各种结构对系统性能的影响,分析了TMS320C6000系列DSP的接口用于互连的能力,提出了,基于TI,TMS320C6000系列的多DSP互连方案。     

TMS320C6678在单脉冲雷达信号处理系统中的应用

本文首先介绍了TMS320C6678芯片的主要特点,然后介绍了单脉冲雷达的信号处理过程,描述了如何将三通道的信号处理集成在一片TMS320C6678中,并在实际项目中做了验证。     

基于TMS320C6000的多片互连系统架构

本文以TI公司的TMS320C6000系列的DSP为例,详细论述了多片DSP互连的各种结构对系统性能的影响,分析了TMS320C6000系列DSP的接口用于互连的能力,提出了,基于TI,TMS320C6000系列的多DSP互连方案.     

RapidIO技术在高速信号处理系统中的应用

RapidIO具有传输速度高、可靠性强、灵活性好、实现复杂度低的优点,可广泛应用于高速、海量数据传输等应用中。针对FMCW SAR系统实时性要求高、数据量大、传输率高的需求,提出了基于Ra-pidIO的信号处理系统数据传输方案。该方案以TI的高性能多核DSP TMS320C6678和Xilinx的Virtex6系列FPGA为RapidIO的互连设备实现高速数据传输,设备之间采用四路单通道的数据传输方式。测试结果表明,数据传输速度接近理论极限速度。在实际工作状态下能够满足FMCW SAR信号处理系统的数据传输要求。     

多核DSP上的ISAR实时成像技术研究

为了提高逆合成孔径雷达（ISAR）实时成像的性能,本文首先设计了一种基于TMS320C6678多核信号处理器（DSP）的高速实时信号处理平台,优化了功耗的同时提高了信号处理能力。其次,本文提出了一种利用窄带测量信息进行成像条件判断、成像数据选择和指导高速运动补偿的实时成像流程,并通过将该流程分割成几个独立的任务,在分析任务的实时性和任务间的通信的基础上,完成了任务在多核DSP上的分配。利用本文平台对实测数据进行处理,并将成像性能和实时性与单核DSP信号处理平台做对比,进一步验证了多核信号处理平台的处理优势和算法设计的合理性。      

基于DSP-FPGA的通用数字信号处理模块的设计

充分利用现代大规模集成电路和雷达数字信号处理技术,结合FPGA和DSP芯片的特点,详细介绍了运用多个DSP和FPGA来构成通用数字信号处理模块的一种设计方法。运用该模块构建的机载雷达信号处理系统具有架构灵活、可编程性好、可扩展性强及可靠性高等特点。     

基于TMS320C6678的细胞图像识别系统并行实现方法

针对医学显微图像自动分析系统在应用中的实时性需求,根据显微镜细胞图像识别原理和多核流水设计准则,分析了细胞图像识别算法实时性,提出了一种基于TMS320C6678显微镜细胞图像识别并行流水实现方法。该方法实现了任务级并行流水,提高了系统的鲁棒性,达到了系统稳定和性能加速的目的。实验结果表明,该方法是可行、有效、可靠的,并且基于TMS320C6678的显微镜细胞识别系统的实时处理能力有很大提升。     

基于多核DSP的图像实时相关匹配研究

针对目标精确定位中图像实时匹配性能的瓶颈问题,提出了一种基于TMS320C6678多核DSP的图像实时相关匹配方法。该方法采用并行处理设计,将复杂耗时的互相关运算分解并平均分配到多个核中同时进行;采用算法优化设计,将优化的快速匹配算法与预处理、搜索策略控制等方法相结合,实现图像的快速匹配。实验结果表明,该方法在保证匹配准确性的同时,还能显著降低图像相关匹配的计算时间,满足实时处理要求。     

多核DSP供电设计及其环境适应性分析

为了解决多核DSP在特殊应用环境下的供电问题,以TI公司的新型多核DSP TMS320C6678为研究对象,首先提出一种有效的核心供电解决方案,随后使用TI仿真监测软件Fusion Design对此方案的环境适应性进行分析,进而提出一种创新的更适合多核DSP在功耗陡增时的供电解决方案。通过仿真分析和实测结果证明,所设计的多核DSP电源供电电路能够满足使用要求,具有很高的实用价值。     

TMS320C64x的16-bit Flash加载的可行性分析与实现

简要介绍TMS320C64x系列数字信号处理器(DSP)Flash加载的基本原理,详细论述TMS320C64x DSP与16-bit Flash接口的设计方法及用该方案加载的可行性及优点,给出.out文件到可供软件片上烧写的数据文件的编写方法.     

Paged Absolute Addressing Mode Optimizations for Embedded Digital Signal Processors Using Post-pass Data-flow Analysis

We address the problem of code generation for embedded DSP systems. In such systems, it is typical for one or more digital signal processors (DSPs), program memory, and custom circuitry to be integrated onto a single IC. Consequently, the amount of silicon area that is dedicated to program memory is limited, so the embedded software must be sufficiently dense. Additionally, this software must be written so as to meet various high-performance constraints, which may include hard real-time constraints. Unfortunately, existing compiler technology is unable to generate dense, high-performance code for DSPs since it does not provide adequate support for the specialized architectural features of DSPs. These specialized features not only allow for the fast execution of common DSP operations, but they also allow for the generation of dense assembly code that specifies these operations. Thus, system designers often hand-program the embedded software in assembly, which is a very time-consuming task. In this paper, we focus on providing compiler support for one particular specialized architectural feature, namely the paged absolute addressing mode – this feature is found in two commercial DSPs, the Texas Instruments' TMS320C25 and TMS320C50 fixed-point DSPs; however, it may also be featured in application-specific processors (ASIPs). We present some machine-dependent code optimizations that improve code density by exploiting this architectural feature. Experimental results demonstrate that for a set of typical DSP benchmarks, some of our optimizations reduce overall code size and data memory consumption by an average of 5.0% and 16.0%, respectively. Our experimental vehicle throughout this research is the TMS320C25.     

基于TMS320F2812的纸币鉴伪/清分机

介绍了纸币鉴伪/清分的基本原理和TMS320F2812DSP的主要功能特点,分析讨论了以TMS320F2812为核心的高速纸币鉴伪/清分机的软硬件设计实现.