基于Directshow的H.264解码器的设计与实现

为实现视频监控系统中视频的解码,提出了一个H.264视频解码器在Directshow中的实现方案.Directshow应用程序编程接口是一个基于Windows平台的优秀流媒体架构,它为在Windows 平台上处理各种格式的媒体文件回放、音视频采集等高性能要求的多媒体应用提供了完整的解决方案.     

H.264软件解码器在PXA270平台上的优化

研究了嵌入式系统中 H.264 Baseline 软件解码器设计和优化的问题,提出了四种有效的优化方法,并在 PXA270平台上进行了测试。测试结果显示,综合使用提出的四种方法,H.264软件解码器在 PXA270(520MHz)上运行时帧率可以达到22f/s(CIF 格式)和80f/s(QCIF 格式)。     

基于ADSP-BF533处理器的H.264解码器

H．264标准拥有比其他视频编码标准更好的压缩性能,但计算复杂度高,限制了H．264标准的应用。Blackfin处理器是ADI公司推出的低功耗、高性能的定点DSP芯片,有极高的性价比,是H．264标准DSP实现的理想平台。文中探讨在Blackfin处理器上通过多种优化技术实现H．264实时解码器的方法,并给出实验结果。     

基于MMX技术的H.264解码器优化

新一代视频编码标准H.264为了提高编码效率采用了一系列新技术,而这些新技术的使用也极大地增加了算法的复杂度。因此,在保持编码效率的同时如何提高编解码器的运算速度成为目前研究的热点问题之一。介绍了符合H.264基本规范的解码器的基本框架和解码流程;通过复杂度分析确定了解码过程中计算最为密集的两个模块,即插值、整数余弦变换和重建模块;提出了基于MMX技术的优化方法,并对这两个模块进行了重点优化。实验结果表明,利用这些优化方法可以使解码器的平均解码速度提高到原来的1．4-2．1倍,优化效果十分显著。     

基于分级流水线的H.264/AVC解码器设计

提出一种H.264/AVC Baseline Profile硬件解码器设计方案。该方案采用分级流水线架构,并通过增加并行度、优化存储结构等方法来提高性能。实验结果表明,该解码器可在最低1.5 MHz的频率下,满足QCIF分辨率下30 fps的实时解码,适用于移动多媒体设备、手持电话等低功耗场合中。     

Windows Mobile平台上H．264解码器的优化

H.264视频压缩标准的出现为在较低带宽上提供高质量的图像传输提供了更好的保障,而且对无线网络传输提供了更好的支持功能.但由于H.264计算量较大,因此对于如何在计算和存储能力都很有限的移动设备上实现实时解码一直是一个研究的热点.本文探讨了基于Windows Mobile(WM)平台的H.264解码器的优化方法,根据解码器及PLA270处理器的特点,提出了C语言与WMMX优化的具体方法.实验证明,经过优化的解码器基本达到了手机视频监控应用的要求.     

基于比特流修改的H.264解码器错误自动定位

针对H.264解码器的测试问题,提出了一种简单实用的自动错误定位方法。对导致错误的比特流进行修改,在不进行源代码分析的情况下就达到错误定位的目的;开发了一个错误定位工具,利用这个工具可以加快调试过程。实验结果表明,此方法有良好的效率。     

H.264软件解码器的优化

分析了JM 7.6解码器的结构,指出了影响速度的瓶颈,并且对亮度块运动补偿、色度块运动补偿以及帧内预测等耗时模块进行了优化,对程序的流程和数据结构进行了调整。试验结果表明,优化后程序的解码速度是参考代码JM 7.6的5倍左右,实现了L inux平台上720×480视频序列的实时解码。     

H.264熵解码器的研究与实现

在H.264/AVC标准中,基于上下文的自适应可变长编码(CAVLC)解码算法的复杂度较高。为此,提出一种基于熵解码算法的新型熵解码器,在对视频压缩码流实现熵解码的过程中,引入并行处理方式,并改进二叉树法。通过采用QuartusⅡ7.2版环境波形仿真和FPGA硬件实现方法进行实验,结果表明该熵解码器在硬件资源节省和解码速度方面具有较好的性能。     

H.264视频解码器中帧内预测模块的硬件设计

提出一种能实时处理的H.264/AVC帧内预测硬件结构.通过对H.264/AVC各个预测模式的分析,设计了一个通用运算单元,提高了硬件资源的可重用性.采用4个并行运算单元计算预测值,对运算比较复杂的plane模式预处理,并设计模式预测器,加快了系统处理速度.硬件电路结构已通过RTL级仿真及综合,并在Altera公司的C...     

H.264/AVC解码芯片验证系统及验证策略

H.264/AVC视频编码标准是目前应用广泛的视频压缩标准,具有压缩比高、算法复杂等特点,给视频解码系统的设计和验证带来了挑战。文中基于一款H.264/AVC解码芯片架构,针对H.264/AVC视频解码系统的复杂性,构建了验证系统,提出多形式、分层次的验证策略,在解码芯片设计实现的各个阶段实施验证。根据RTL虚拟仿真、FPGA原型和后仿真等验证手段的特点,分别规划不同阶段的测试激励,形成基于H.264/AVC解码芯片的验证项策划,对类似H.264/AVC解码器的验证工作具有一定的帮助。     

H．264／AVC解码器优化的研究

视频编码新标准H．264／AVC与先前的标准如MPEG2、H．263、MPEG4第2部分相比，虽具有更高的编码效率和差错鲁棒性，但是这些编码效率的提高是以增加编码器和解码器的复杂度为代价的。研究表明，由于H．264／AVC编解码器的计算复杂度比其他视频压缩标准高出几倍甚至十几倍，因此实现实时编解码器需要寻找高效的优化方法。为了对解码器进行优化，从软件和硬件平台的角度提出了一种解码器的优化方法，最后进行了实验，实验结果显示，优化后的软件解码器能够达到实时解码。     

H.264解码器中参考帧队列的管理

H.264是ITU-T提出的新一代的视频压缩国际标准,同以往的视频标准相比,添加了很多新的设计思路,多参考帧预测就是其中之一。由于视频的数据量非常大,在H.264解码器的设计中,多参考帧的缓存机制成为影响速度的关键。本文设计了一种循环缓冲区,能够正确而有效的实现对参考帧队列的管理和维护。     

基于Trimedia DSP的H.264解码算法优化

H.264是最新的视频编码标准,具有非常优良的编码性能,但它的算法复杂度也很高,很难满足实时应用的需要。论文详细分析了影响H.264解码速度的因素,提出了基于TrimediaDSP平台的优化方案。该方案通过缩减不必要的判断、避免频繁的内存访问、优化内存的分配与使用、合理使用循环展开以及采用DSP专用指令等方法来提高H.264解码算法的运算速度。测试结果表明:优化后的代码运行速度平均提高了8倍,在主频为200MHz的TrimediaDSP上能实时解码CIF格式的H.264基本码流。     

H.264解码器设计与算法优化

为了降低嵌入式平台下视频编解码的预测搜索算法复杂度,文章给出了基于达芬奇TMS320DM6446平台的H.264解码器设计,并对H.264帧内帧间预测模式做了分析,提出了一种对H.264帧内预测和帧间预测模式选择的算法,该算法通过计算并比较各种模式下的SAE(SumofAbsoluteError,绝对误差和)值,并选取SAE值最小的模式作为最佳预测模式的方法来达到优化算法的目的。实验结果表明,在峰值信噪比基本不变的条件下,可以有效避免重复帧内搜索,使预测搜索算法复杂度平均降低78%左右。     

H.264视频编码在DM642上的实现与优化

设计并实现了基于DSP芯片TMS320DM642的H.264编码器。详细介绍了H.264算法在DSP上的移植和优化。为使编码器达到实时应用的要求,采用基于C64xCPU的软件优化技术,对H.264的一些核心算法进行了C语言级和汇编语言级的优化,并在原算法上进行了改进,基本实现了H.264Baseline的实时编码。