真空烧结工艺应用研究

在功率混合集成电路中,对功率芯片的组装要求热阻小和可靠性高,在这方面传统的芯片组装方法如银浆导电胶粘结或者回流焊接往往不能满足要求.介绍了功率芯片的一种新的组装工艺--真空烧结工艺,并对工艺实施过程中影响质量的因素以及解决办法进行了论述.通过试验和生产验证,证明真空烧结工艺解决了生产中存在的空洞较多和热阻较大等质量隐患...     

甲酸真空烧结工艺对封装腔体内部氢气含量的影响研究

真空烧结工艺对原材料的浸润性要求很高,当原材料浸润性较差时会出现烧结空洞率高等问题。甲酸真空烧结工艺可降低对原材料的浸润性要求,提高真空烧结的成品率。但甲酸在反应过程中可能会生产氢离子从而导致对氢敏感的芯片失效。通过对常用几种材料的管壳经过不同工艺方法烧结后内部氢气含量的对比,研究甲酸真空烧结工艺对封装腔体内部氢气含量的影响。结果表明,甲酸真空烧结工艺不会引起封装腔体内部氢气含量升高,该工艺可应用于对氢敏感的微波封装器件,不会对器件的长期可靠性产生影响。     

基板烧结中的空洞问题及措施

微波组件中的基板烧结有多种方式,但普遍存在烧结空洞率难以控制的问题,从而使产品质量和性能无法达到预定要求。采用真空烧结方法以解决基板烧结中空洞率高的问题,通过对基板烧结中造成空洞的原因进行试验分析,针对不同因素采取不同的措施。同时对基板烧结工艺进行了较为系统的研究,详细阐述了基板真空烧结的工艺过程,总结了工艺流程,并对工艺细节作出了详细说明。     

烧结气氛对烧结NdFeB磁体显微结构的影响

对NdFeB合金的Ar保护烧结和真空烧结进行了对比研究。SEM显微观察发现,与Ar保护烧结的磁体相比,真空烧结磁体中的点状和块状富Nd相相对较小,且存在着明显的线状缺陷。蒸气压理论计算表明,真空烧结时烧结保温过程中Nd和添加元素Dy的饱和蒸气压均大大高于外压,因此Nd和Dy均存在着明显的挥发和烧损,这是造成真空烧结磁体中富Nd相较小以及存在着明显的线状晶界缺陷的主要原因。     

烧结条件对晶体管电热参数的控制作用

本文通过对烧结过程的分析,着重论述了烧结条件对晶体管热阻的控制作用,并由实验得到了使大功率晶体管DU33热阻最小的最佳烧结条件;同时也简要论述了烧结条件对晶体管抗热疲劳性能及饱和压降的控制作用.     

导热金刚石同大尺寸芯片的低温烧结银连接工艺

通过高导热银浆实现了连接大面积(＞100 mm2)半导体硅片和金刚石的低温低压烧结技术.通过对金刚石表面镀覆金属薄膜,增强同烧结银界面处固态原子扩散,开发了商用烧结银膏在200 ℃下低温烧结工艺,得到金刚石-硅的均匀连接界面,计算得到孔隙率约为9.88％,中间烧结银层等效热阻约为1.38×10-5m2·K/W.     

共晶焊料焊接的孔隙率研究

大功率或高功率密度的高可靠集成电路等通常采用合金焊料焊接芯片,以降低封装热阻和提高芯片焊接的可靠性。合金焊料焊接方式主要有真空烧结、保护气氛下静压烧结、共晶摩擦焊等。不同焊接工艺有其不同的适应性和焊接可靠性。文章以高可靠封装常用金基焊料的共晶焊接为例,探讨在相同封装结构、不同共晶焊接工艺下焊接层孔隙率,以及相同工艺设备、工艺条件下随芯片尺寸增大孔隙率的变化趋势。研究结果表明:金-硅共晶摩擦焊工艺的孔隙率低于金-锡真空烧结工艺和金-锡保护气氛静压烧结;同一焊接工艺,随着芯片尺寸变大,其孔隙率变化不显著,但单个空洞的尺寸有明显增大趋势。     

提高2CK硅台面二极管烧结成品率的有利措施

我厂过去生产2CK的烧结工艺是以管芯的n型衬底与EA型管壳内部的杜美丝露头之间夹一层铅锡合金片,然后在低真空气氛中450～500℃,15分钟,烧焊而成。 我们对此烧焊条件下烧结成品率低的原因进行了分析,认为主要是由于烧结温度过高所至。为了寻求降低烧结温度的途径,我们考虑对硅片背面进行镀镍,来加以改善。     

NdFeB永磁材料电场烧结与传统烧结的对比研究

分别采用电场烧结与传统烧结工艺方法制备了NdFeB合金,通过对烧结体的SEM分析和热分析,对其微观结构、磁性能及耐蚀性作了比较。结果表明:电场烧结磁体的富Nd相更细小,分布更弥散、更均匀,磁体的相结构与传统烧结磁体基本相同,没有新相生成;电场烧结磁体回火态(BH)max为270kJ/m3,高于传统烧结磁体(256kJ/m3),耐蚀性更强。NdFeB的电场烧结工艺生产周期短、生产效率高、能源消耗少、制造过程控制更加容易。     

真空灭弧室触头材料的多孔骨架烧结工艺分析

本文主要分析和探讨了用于浸渍法制造真空灭弧空触头材料的多孔骨架烧结工艺。文中首先阐述了多孔骨架烧结过程的特点，其次论述了多孔骨架烧结的方法和工艺，最后还介绍了几种典型金属的多孔骨架烧结，并例举了目前常用的ＣｕＣｒ触头材料Ｃｒ粉颗粒烧结多孔骨架直至ＣｕＣｒ合金触头材料的制成过程。     

2CK系列大电流开关二极管氢气烧结工艺的优选

对氢气烧结造成二极管击穿电压蠕变的机理进行了分析,认为烧结过程中过多的H~+离子进入SiO_2层中,成为SiO_2层中的可动正离子,是造成击穿电压蠕变的根本原因。并通过序贯三次L_9(3~4)正交试脸优选,确定了2CK系列大电流开关二极管的氢气烧结最佳工艺条件,使生产效率提高为真空烧结时的三倍,而烧结相同数童的产品耗电却下降了三分之一,使生产效率得到了显著提高。     

微波脉冲功率器件瞬态热阻测试研究

介绍了功率器件装配过程中控制芯片烧结工艺参数的重要性,用显微红外热像仪测试了器件烧结工艺参数优化前后的微波瞬态热像,由热像测试数据计算出器件的热阻,并对器件的热阻值进行了比较,结果表明,通过烧结工艺参数优化,可以将器件热阻降低约20%。     

烧结方式对NdFeB磁体磁性能的影响

在烧结坯放气完毕后即采用不同的烧结方式处理NdFeB磁体。研究发现,真空烧结样品比气氛烧结样品的抗氧化和抗腐蚀能力强;但是,样品的Br、Hcj和(BH)max则要低一些。SEM分析表明,气氛烧结样品与真空烧结样品相比,晶粒更致密、均匀,缺陷也较少。试验结果指出,气氛烧结是一种较好的烧结方式,可以降低生产成本和稳定磁性能。     

真空烧结在电子组装中的应用技术

针对功率混合集成电路中传统电子功率元件组装技术存在的主要问题,介绍了新的组装工艺设备,阐述了功率芯片真空烧结关键工艺参数及组装中的工装要求,列举了典型工装夹具实例,同时对ZSH-型真空烧结炉设备的组成、功能及特性进行了详细介绍.     

功率芯片低热阻集成界面性能分析方法

使用瞬态测量界面热阻的方法,分别研究了金锡共晶、纳米银浆半烧结和纳米银浆烧结等集成工艺对功率芯片散热性能的影响,证实了纳米银浆烧结工艺具有更低的界面热阻(0.215 K/W),是最优的低热阻集成工艺.在此基础上,结合X-ray成像方法和扫描电子显微成像方法,解释了产生该现象的微观机理.研究表明,利用瞬态法分析功率芯片封...     

烧结NdFeB放气工艺的研究

本文研究了烧结工艺中800℃放气温度对烧结NdFeB磁体性能的影响。结果指出，随着放气平台温度的提高，可以提高生产效率，增强磁体的一致性，但同时导致磁体矫顽力的降低。研究结果表明选择合适的放气温度平台是烧结工艺中一个重要的因素。     

天线3D打印技术中的闪光烧结工艺

闪光烧结的辐照面积大,能量密度分布均匀,可以显著提高天线3D打印的生产效率。目前对闪光烧结工艺的研究较少,烧结机理及其影响因素认识不足。为解决上述问题,针对纳米银薄膜闪光烧结工艺过程建立了数值模型,研究了纳米银薄膜和基板的温度分布规律,揭示了辐照能量对烧结温度的影响规律。实验测量了烧结温度和电导率,电导率最高为3.09×107  S/m,验证了模型的准确性。利用喷墨打印和闪光烧结制备了微带天线,实测其中心频率为5.81 GHz,在中心频率处回波损耗为-24.5 dB,与设计值吻合较好。仿真和实验成果可以为闪光烧结工艺的应用提供理论指导。     

一种简易可靠的烧结工艺

多年来,银浆低温烧结工艺由于具有操作方便,温度较低,以及对管芯正面电极不施加任何压力,减小了管芯的损坏几率等特点,在半导体器件生产中,得到了愈来愈广泛的应用.笔者针对如何使低温银浆烧结工艺在生产上发挥更大效益,经过工艺改进和检验,提出了新的可行的工艺操作方法.为了避免烧结温度对结特性的影响,应选用尽可能低的温度,这将受到银浆需在一定温度下还原的限制.考虑到各方面的因素,我们选用了一种新的银浆配比.氧化银90克氧化铋1.6克松香7.5克松节油25毫升蓖麻油6毫升     

等离子烧结与等离子活化烧结

等离子烧结具有烧结速率极快、烧成温度高以及能量利用效率高等优点而成为新一代很有潜力的烧结工艺。本文对等离子烧结的发展与现状及其工作机理进行了综述。等离子烧结用于陶瓷及其复合材料尚处于起步阶段，但它必定会成功地用于新材料的制备。     

导电胶烧结工艺及V_(ces)稳定性

在半导体器件的生产中,一般采用的银浆烧结具有工艺简便、效率高、成本低等优点.但Vces易变问题一直是银浆烧结得不到广泛推广的原因.金镓、金锑、铅锡等烧结工艺虽在解决Vces稳定性方面收到了良好的效果.但成本高、效率低、不适于批量生产,因此其应用上也受到一定限制.因此,需要一种新的烧结材料来解决小功率管烧结的高效率、低成本和Vces稳定性的问题.我厂通过近年来的生产实践与质量考核、导电胶烧结工艺取得了比较满意的结果,现将我们的工作情况简介如下: