初学者知识园地

它是以金属—氧化物一半导体场效应晶体管为主体构成的集成电路,简称为MOS集成电路。以N型沟道MOS晶体管构成的集成电路,称为N沟MOS集成电路,以P型沟道MOS晶体管构成的集成电路称为P沟MOS集成电路,二者统称单沟MOS电路。 N沟器件的多数载流子是电子,P沟器件的多数载流子是空穴。场效应器件是多数载流子工作的器件,电子比空穴的有效质量小,迁     

P沟道MOS典型工艺

在制造大规模集成电路的工艺中,P沟道MOS已成为工业产品的标准件。P沟道之所以比N沟道占优势,是由于P沟道工艺中的二氧化硅表面性质可被控制,易于掌握。表面态密度加工的典型差别(它引起P沟道晶体管阈值电压的不同)常常使N沟道晶体管从增强型转变为耗尽型。N沟道MOS场效应管在理论上虽能提供良好的特性,但P沟道MOS场效应管由于能重现增强型的特性,因此它成为研制数字集成电路的基础。     

宽长比对CMOS反相器开关时间影响的分析

互补金属氧化物半导体（CMOS）反相器是集成电路的基本单元,其开关时间影响集成电路的传输延迟。文章针对金属氧化物半导体场效应晶体管（MOS）的宽长比对CMOS反相器开关时间tr和tf的影响,分析N型金属氧化物半导体晶体管（NMOS）和P沟道耗尽型场效应晶体管（PMOS）宽长比对开关时间的影响,通过多次模拟分析,得出对称开关时间对宽长比的要求。     

硅的局部氧化器件

说明硅的局部氧化技术可用于制造许多新的或改进了的器件结构。在双极集成电路中可以用氧化壁隔离来代替通常的隔离扩散,这有可能导致高的包装密度。另外,在双极晶体管的制备中这个方法能自对准,这使工艺过程简单了。在MOS集成电路中可以制作自对准的栅氧化区以及自对准的扩散沟道截断环。这样用比较简单的工艺可以实现P型沟道以及N型沟道MOS电路。通过氧化物-氮化物夹层结构的控制钻蚀(LOCOS-Ⅱ工艺)可更好的制作沟道截断环。     

6N沟道金属-氧化物-半导体

一般的金属-氧化物-半导体集成电路(MOSIC),都是由P沟MOS晶体管构成的,但是P沟MOS集成电路有下述缺点: (1)传导载流子是空穴,所以迁移率低,开关速度慢; (2)由于电源电压是负的,所以不易与双极集成电路混用。与此相反,所用的器件都用N沟MOS晶体管构成的N沟MOS集成电路时有下     

一种无隔离区的DYL MOS混合集成新电路

本文实现了一种无隔离区的DYL MOS混合集成的新电路。考虑到多元逻辑电路的主要基本单元线性“与或’门和MOS集成电路的自隔离特点,只要对它的工艺过程稍加调整,即可在同一芯片上制成了互相隔离的适合线性“与或”门需要的大,小β晶体管和P沟道MOS晶体管。用这种集成技术,在N型硅片上试作了由双极晶体管和P沟道MOS晶体管组成的反相单元。这种电路工艺简单,可与DYL线性“与或”门在工艺上兼容,具有输入阻抗高、输出阻抗小,并可和DYL电路与TTL电路相容等优点。     

金属—氧化物—半导体集成电路(四)

七、互补型金属-氧化物-半导体电路互补电路在许多方面都同单极电路不同。较为熟悉的 P 型沟道晶体管是在 N 型硅中扩散P~ 源和漏区。在互补型金属氧化物半导体电路中是以两个串联的晶体管——一个 P 型沟道,另一个 N 型沟道构成基本单元。制作互补型金属氧化物半导体器件虽然也用 N 型硅,但是除了扩散 P 型沟道晶体管的 P~ 源和漏区之外,还必需为 N 型沟道晶体管扩散作为衬底的大 P     

XC9242／XC9243系列：DC／DC转换器

XC9242／XC9243系列产品是输出电流为2A的降压同步整流DC／DC转换器,其内置晶体管的导通电阻小。对应陶瓷电容、内置0．11Ω（TYP．）P沟道MOS驱动晶体管及0.12Ω（TYP．）N沟道MOS开关晶体管。     

装联工艺中防静电措施

一、概述通常讲的MOS集成电路,它是由金属—氧化物—半导体场效应晶体管组成。其作用与五极电子管特性相似;另一方面它又有一般晶体管的许多优点,除此之外,还具有一系列更突出的优点,即集成变高,制作工艺简单,功耗低,输入阻抗高(达10~(12)以上),而CMOS集成电路还具有供电范围宽,工作频率高f(?)3M以上,所以被广泛应用于数字控制电路及模拟开关电路等方面。二、MOS集成电路中主要问题的分析 1.栅击穿电压在MOS晶件管中,栅极与沟道之间隔着一层氧化膜,这种结构与电容器的结构一样。当栅源电压或栅漏电压超过一定限度,就会引起氧化膜的击穿,使栅极与氧化膜下面的硅发生短路现象。P—N结加上反向电     

采用耗尽型作负载的高性能N型沟道MOS大规模集成电路

采用耗尽型MOS场效应晶体管(MOSFET)作为负载元件的含意已有认识,且提出了某些器件结构。然而在一个片子上同时制作增强型及耗尽型两种MOSFET是难行的。本文描述采用N型沟道增强型及耗尽型MOSFET的新颖的高速集成电路。集成电路的剖面图示于图1。增强型MOSFET具有一覆盖在热生长二氧化硅的三氧化二铝层来作为栅绝缘物。其阈值电压可由改变二氧化硅与三氧化二铝层的厚度比(SiO_2/Al_2O_3)来控制,直到+1伏、+5伏电源电压均能工作时,这些增强型MOSFET的电     

一种降低氧化物表面态电荷密度的新方法——C_2HCl_3氧化技术

本文介绍一种降低硅氧化物表面态电荷密度的新工艺——三氯乙烯(C_2HCl_3)氧化技术。采用本工艺能较稳定地将表面电荷密度N_(ss)控制在10~(10)数量级,在10～12Ω-cm的P型衬底上制作出N沟增强型MOS器件。经过系统的实验,在研制N沟MOS大规模集成电路的栅氧化工艺中已用C_2HCl_3氧化取代了HCl氧化,成功地研制出了N沟MOS大规模集成电路。     

特瑞仕半导体推出转换器XC9242／XC9243系列

特瑞仕半导体（TOREX SEMICONDUCTOR LTD）推出输出电流为2A的降压同步整流DC／DC转换器XC9242／XC9243系列产品。XC9242／XC9243系列产品是输出电流为2A的降压同步整流DC／DC转换器。其内置晶体管的导通电阻非常小,能高效率而稳定地提供高达2A的输出电流。对应陶瓷电容、内置0．11Ω（TYP．）P沟道MOS驱动晶体管及0．12Ω（TYP．）N沟道MOS开关晶体管。     

在互补对称MOS集成电路中工艺和性能的相互关系

引言在一单片上集成象图1所示的有 P 型和 N 型沟道的 MOS 晶体管的工艺业已形成。它提供良好的电性能和稳定性。互补 MOS 电路的速度在很大程度上取决于电路复杂度、工艺技术和硅片的布局。本文将讨论目前的工艺和技术对性能的限制并且叙述新的实验工艺,此工艺虽然复杂,但改进了互补 MOS 电路的速度和功耗。     

组合型CMOS门阵列

美国某公司生产出TMG5001型CMOS门阵列,它在一个芯片上集成了8个耐压300伏的N沟道MOS晶体管和5～10伏的CMOS逻辑电路,高耐压的     

具有250毫微秒存取时间的N型沟道MOS存储器

理论上说,N 型沟道 MOS 在组装密度和速度方面要比 P 型沟道的好。N 型沟道器件空穴载流子运动比 P 型沟道器件的要快3倍。由于制造比较困难,所以制造者对 N 型沟道器件制造很慎重—在制造过程中栅区下的杂散离子必须不被俘获,它们在阈值电压下会产生不理想的变化。     

三次掩蔽自对准金属-氧化物-半导体工艺

引言近来,出现了一种制造自对准金属—氧化物—半导体(MOS)集成电路的新工艺,该工艺只需要三次掩蔽,应用离子注入工艺来获得自对准栅结构。采用氮化硅膜来消除接触掩蔽以及降低场氧化物顶部至接触区和栅区的高度。这种工艺能制造N沟或P沟MOS集成电路。在N沟MOS集成电路中,应用低阻率P型衬底材料或用离子注入提高场表面浓度能避免场反型的问题。为简单起见,本文叙述制造工艺步骤和P沟MOS集成电路的器件特性。     

V槽结型场效应晶体管在模拟集成电路中的应用

结型场效应晶体管(简称J-FET)具有低噪声、高输入阻抗以及高截止频率、高输出阻抗的特点。把它做进模拟集成电路里,用于输入级、动态负载和恒流源,可以提高电路的性能。但是,在模拟集成电路里,外延层厚度、扩散深度被双极型晶体管要求所固定。因此,采用一般平面J-FET存在以下二方面的限制: 第一,对J-FET参数的控制,在工艺上比较困难。第二,通常只能把P沟J-FET做进双极型集成电路里,要制造内含N沟低阈值电压的J-FET则是十分困难的。为此,采用了这种新的J-FET结构。它与一般平面的J-FET结构主要不同处是具有V形槽沟道区。顶控制栅沿着V形槽边壁。由于沟道区非     

硅栅CMOS电路的阀值电压及其控制

一、引言CMOS电路是将P沟道及N沟道两个极性相反的MOS管做在一块电路中,称为互补MOS电路,它不仅速度高,且静态功耗极低,因为在它的工作状态中总有一个管子处于截止,这就是CMOS电路被用于手表电路的主要原因。但是CMOS电路比较P MOS或N MOS电路工艺要复杂,特别是用于手表电路中时,工作电压要求在小于1.5伏,这就要求CMOS电路的P沟道阀值电压V_(TP)和N沟MOS管的阀值电压V_(TN)之和即V_(TP)+V_(TN)     

国外MOS集成电路发展概况

MOSD晶体管自1962年发明以来,在短短十年中,经历过MOS晶体管、MOS集成电路、MOS大规模集成电路这样三个阶段。实际上由于MOS集成电路工艺与MOS晶体管相同,所以可以说MOS集成     

三维CMOS集成电路工艺及其性能研究

本文报道了一种三维(简写为3D)CMOS集成电路制造工艺及其性能.在P型单晶硅片上制作NMOS晶体管,在连续氩离子激光再结晶的N型多晶硅膜上制作PMOS晶体管,这两层器件之间用 LPCVD生长的二氧化硅层作隔离.已制成5μm沟道长度的9级3D-CMOS环形振荡器,每级门的延迟时间为2.7ns.