基于AES和DES算法的可重构S盒硬件实现

密码芯片的可重构性不仅可以提高安全性，而且可以提高芯片适应性．S盒是很多密码算法中的重要部件，其可重构性对密码芯片的可重构性有重大影响．文章在分析AES和DES算法中S盒硬件实现方法的基础上，利用硬件复用和重构的概念和相关技术，提出了一种可重构S盒（RC-S）结构及其实现方法．实验结果表明RC-S可用于AES算法和DES的硬件实现．基于RC-S的AES、DES密码模块规模分别是AES、DES模块的0．81／1．13，性能分别是DES／AES的0．79／0．94．     

基于可重构S盒的常用分组密码算法的高速实现

DES、3DES和AES是应用最广泛的分组密码算法，其可重构性和高速实现对可重构密码芯片的设计具有重要影响。该文分析了这3种算法的高速硬件实现，利用流水线、并行处理和重构的相关技术，提出了一种可重构S盒（RC-S）的结构，并在此基础上高速实现了DES、3DES和AES。基于RC-S实现的DES、3DES和AES吞吐率分别可达到7Gbps、2．3Gbps和1．4Gbps，工作时钟为110MHz。与其它同类设计相比，该文的设计在处理速度上有明显优势。     

基于Python语言的3DES算法优化

介绍了3DES加密算法的原理,描述了对Python语言自带模块pyDES模块中3DES算法的优化过程,分析了3DES算法编程实现过程中效率优化时所遇到的问题及解决方法;最后使用Python语言中的profile工具对优化后的算法进行了测试,数据表明优化后的3DES算法提高了原算法的加解密速度和安全性.     

基于FPGA可重构快速密码芯片设计

为提高密码芯片的应用效益,提出了一种基于FPGA可重构的密码芯片实现方法。该方法打破了传统了一类密码芯片采用一种设计方案的模式,通过对FPGA的重构设计,能够动态地实现多种不同计算特征的密码算法芯片。同时对最基础的乘法运算和加法运算,设计了细粒度流水的加速策略。该方案能够重构实现DES、AES、RSA、椭圆曲线密码算法等典型密码算法,对600M的数据文件加密测试,DES的加速比为2.8,AES的加速比为3.6。     

面向可重构计算系统的模块映射算法

为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPEG编码测试实例的实验结果表明,运用该算法实现的模块映射方案其程序执行速度是软件实现方式的3.31倍,是硬件方式的2.59倍。     

数据加密在可重构系统中的设计

阐述了可重构技术在密集型计算领域的广阔应用前景.基于该技术的数据加密系统兼具了硬件的效率和软件的灵活性,有着重要的理论与实际意义.在可重构系统基础上设计并实现了数据的加密计算.给出了一种通用的加密模块接口的设计方法,用于实现对加密模块的状态控制,并向接口用户提供一个简单易用,与底层实现无关的接口.在XUP开发平台上,用AES和DES数据加密算法进行了功能验证和性能分析,表明该方法行之有效.     

高速和资源节约型数据加密算法设计

介绍了3DES数据加密算法(DDA)的原理,针对利用FPGA硬件实现3DES算法,给出了一种可进化IP核的具体设计思想,采用可重构电路节省器件内部资源,并采用有限状态机设计技术从而实现数据高速安全传输。本设计是在ALTERA公司的Quartus II环境下实现的,并成功下载到支持电路部分重构的Xilinx Virtex II系列器件中的XC2V1500芯片中。     

DES算法IP核的流水线设计

介绍了DES算法的原理,并根据DES算法自身的特点和VHDL语言的特点,解开DES算法的16次循环迭代。以流水线式的方法代替传统的DES器件,由单一的编码模块和一个控制单元的设计方法,实现了高速DES算法的方法。     

一种密钥可配置的DES加密算法的FPGA实现

在传统的DES加密算法的基础上,提出一种对密钥实行动态管理的硬件设计方案,给出了其FPGA实现方法。通过对DES加密原理的分析,利用其子密钥的生成与核心算法相关性较弱的特点,对密钥进行重新配置。DES算法采用资源优先方案,在轮函数内部设置流水线架构,提高了整体处理速度;在FPGA上实现轮函数和密钥变换函数独立运算,减少了相邻流水线级间的逻辑复杂度,从而实现了DES算法在FPGA条件下的重构设计。最终通过对设计结果的功能仿真和测试分析,论证了整个设计的正确性。     

基于FPGA的DES加密芯片的设计

通过对DES加密原理的分析,推导出了DES的算法公式,通过对算法中核心部分的数学分析和化简,借助Verilog语言与C语言编程以及EDA设计软件的帮助,实现了DES算法的FPGA条件下的重构设计,同时对密钥的动态管理提出了新的设计方案。最后,通过对设计结果的功能仿真和测试分析,论证了整个设计过程的正确性。     

基于Java点对点通信技术的DES密钥交换

介绍了使用Java的点对点通信技术,基于Diffie-Hellman规则,给出了IBM DES密钥交换的总体方案、算法和应用程序,详细说明了其中涉及的主要技术和方法,同时给出了在PC机上用二进制指数分解法实现大数模运算的算法分析和实现方案。     

具有远程开启功能的指纹应用系统设计

设计了一个能用于门锁和保险箱的指纹识别与控制系统。系统以MSP430F149为主控芯片,FSC7002为指纹处理芯片,兼具密码和指纹两种开启方式。还设计了一个可选的远程开启和报警模块。模块采用MG323作为通信芯片,通过GSM网络实现了远程信息的传输。开发了基于Android系统的远程开启软件,软件采用DES对传输信息进行加密,提高了信息传输的安全性。     

从DES算法论分组密码的设计原则

分组密码一直是解决信息系统安全问题的常用技术方法。尽管作为分组密码典型代表的DES算法目前已被更为安全的Rijndael算法取代,但其中所体现的设计思想和设计原则依然值得研究和借鉴。文中以DES加密算法为例,在分析DES加密过程、密钥计算、加密函数和解密过程的基础上,探讨分组密码的设计原则。指出组件结构标准化原则、算法和密钥分离原则、扩散和混淆原则以及均匀性和随机性原则是现代分组密码设计的基本原则。这些原则是现代分组密码设计的出发点。     

基于ASIC的有效DES/3DES流水线设计

介绍了DES和3DES算法，在此基础上给出了一种有效的流水线设计方法，该方法综合了面积和效率的考虑，通过FPGA的验证，证明其具有较强的实用性。     

YET ANOTHER MACHINE TO BREAK DES

The Data Encryption Standard (DES) has been the subject of multiple attempts at breaking. As of this date no one has announced a method that will break DES with certainty. In this paper we do not consider a method but develop another machine. Many such machines have been proposed over the years (see [14]). Our machine makes use of current high-speed encryption chips in combination with hardware fuzzy comparers to automate the breaking process.     

动态重构硬件加速中的性能开销建模

近年来,随着可重构计算方法和可重构硬件特性的不断演进,基于FPGA动态部分重构技术构建运行时可重构加速器已经成为解决传统加速器设计中硬件资源限制问题的重要途径.然而,区别于传统静态重构加速器,FPGA的动态重构开销是影响硬件加速整体性能的重要因素,而目前尚缺少能够在可重构硬件设计的早期阶段进行动态重构开销精确估算的相关...     

空间信息传输的改进式混合加密策略

为提高信息传输的安全性,在分析数据加密标准(DES)、典型非对称加密算法(RSA)和安全哈希算法(SHA1)摘要信息构造过程的基础上,针对空间信息提出了一种改进式混合加密策略.研究了SHA1分组轮循散列过程,结合DES和RSA加密算法的特点,灵活运用两种加密体制,设计了加入干扰码的密钥加密模块和数字签名模块,既延长了系统密钥的长度,也增强了数字摘要的真实性.成功运用于“数字城市”空间信息共享服务平台,提高了系统的安全性,证实了该策略的可行性和有效性.