薄膜SOI RESURF结构击穿电压分析

提出了基于二维Ｐｏｉｓｓｏｎ方程的薄膜ＳＯＩ降低表面电场（ＲＥＳＵＲＦ结构解析物理模型．并在该模型基础上,给出了一种分析薄膜ＳＯＩＲＥＳＵＲＦ结构击穿电压的方法．利用这一方法计算了漂移区长度较长的薄膜ＳＯＩＲＥＳＵＲＦ结构击穿电压与漂移区掺杂浓度的关系,并定量分析了场ＳｉＯ２界面电荷密度对击穿电压和漂移区临界掺杂浓度的影响．首次提出了临界场ＳｉＯ２界面电荷密度的概念,并研究了其与漂移区掺杂浓度的关系．而且计算结果与ＭＥＤＩＣＩ模拟结果符合得很好．这些为漂移区长度较长的薄膜ＳＯＩＲＥＳＵＲＦ结构击穿电压的优     

RESURF原理应用于SOI LDMOS晶体管

本文首次采用解析方法及二维计算机模拟讨论了ＲＥＳＵＲＦ原理应用于ＳＯＩＬＤＭＯＳ晶体管．研究表明：击穿电压随埋层ＳｉＯ２厚度增加而增加；击穿电压随Ｓｉ层厚度变化呈现Ｕ型曲线；当埋层ＳｉＯ２和Ｓｉ层厚度一定时，Ｓｉ层的杂质浓度存在一个临界值，在此浓度之下，可获得高的击穿电压．这个结论也适用于介质隔离的各种横向器件的击穿特性分析．     

表面电场整形高压RESURF LDMOST

提出了采用对ＬＤＭＯＳ漂移区表面进行分段离子注入，对表面电场进行了整形的一种新结构高压ＲＥＳＵＲＦＬＤＭＯＳＴ。利用二维数值模拟对这种器件结构的分析表明，这种新结构显著降低了表面电场峰值，降低了采用ＲＥＳＵＲＦ技术导致的耐压对工艺参数变化的敏感性，并在耐压不降低的情况下缩短器件漂移区长度，得到低的比导通电阻Ｒｏｎ．Ａ。     

功率LDMOS中的场极板设计

本文提出了LDMOS器件漂移区电场分布和电势分布的二维解析模型,并在此基础上得出了LDMOS漂移区电势分布和电场分布的解析表达式。通过表达式的结果,研究了多晶硅场板的长度和位置对于器件表面电场和电势的影响,解析结果与MEDICI结果相符。     

电力器件用的6H—SiC,3C—SiC和Si的比较

为了实现５０～５００Ｖ的击穿电压范围，本文详细讨论了６Ｈ－ＳｉＣ和３Ｃ－ＳｉＣ肖特基整流器和功率ＭＯＳＦＥＴ的漂移区性质。利用这些数据计算了器件的输出特性，并与Ｓｉ器件做了比较，结果表明，由于其漂移区电阻非常低，故５０００ＶＳｉＣ肖特基整流器和功率ＭＯＳＦＥＴ在室温下能够处理１００Ａ／ｃｍ＾２的导通电流密度，正向压降仅分别为３．８５和２．９５Ｖ。这些数值甚至优于Ｓｉｐｉｎ整流器和门可关断晶闸管。这     

高压RESURF LDMOSFET的实现

利用ＲＥＳＵＲＦ技术，使用常规低压集成电路工艺，实现了适用于ＨＶＩＣ、耐压达１０００Ｖ的ＬＤＭＯＳＦＥＴ。本文介绍了该高压ＬＥＭＯＳＦＥＴ的设计方法、器件结构、制造工艺测试结果，此外，本文还从实验和分析的角度探讨了覆盖在漂移区上面的金属栅－金属栅场板长度ＬＦ对ＲＥＳＵＲＦ器件耐压的影响。     

THE OUTPUT OPTICAL FIELD INTENSITY DISTRIBUTION FORMED BY AN OPTICAL FIBER END

ＴＨＥＯＵＴＰＵＴＯＰＴＩＣＡＬＦＩＥＬＤＩＮＴＥＮＳＩＴＹＤＩＳＴＲＩＢＵＴＩＯＮＦＯＲＭＥＤＢＹＡＮＯＰＴＩＣＡＬＦＩＢＥＲＥＮＤ￥ＹＵＡＮＬｉ－Ｂｏ（Ｄｅｐａｒｔｍｅｎｔｏｆｐｈｙｓｉｃｓ，ＨａｒｂｉｎＥｎｇｉｎｅｅｒｉｎｇＵｎｉｖｅｒｓｉｔｙ...     

SOIMOSFET二维数值模拟器的设计

介绍了ＳＯＩＭＯＳＦＥＴ 二维数值模拟器的设计过程。耦合和非耦合相结合的迭代方法提高了收敛稳定性和计算效率。考虑了两种载流子的连续性方程及产生复合作用,精度较高。给出了利用该设计方法获得的ＳＯＩＭＯＳＦＥＴ二维体电势分布以及载流子浓度分布的三维输出图形。     

CoSi_2超薄外延膜的生长研究

用质量分离的离子束外延（ＭＡＬＥ－ＩＢＥ或简作ＩＢＥ）法在ｎ－Ｓｉ（１１１）上生长了ＣｏＳｉ２超薄外延膜．厚度为１０～２０ｎｍ的ＣｏＳｉ２薄膜的结构特性已由ＡＥＳ、ＲＨＥＥＤ及ＲＢＳ作了研究．实验结果表明Ｃｏ的淀积率对ＣｏＳｉ２单晶生长来说是一个关键因素     

电力器件用的6H－SiC、3C－SiC和Si的比较

为了实现５０～５００Ｖ的击穿电压范围，本文详细讨论了６Ｈ－ＳｉＣ和３Ｃ－ＳｉＣ肖特基整流器和功率ＭＯＳＦＥＴ的漂移区性质。利用这些数值计算了器件的输出特性，并与Ｓｉ器件做了比较，结果表明，由于其漂移区电阻非常低，故５０００ＶＳｉＣ肖特基整流器和功率ＭＯＳＦＥＴ在室温下能够处理１００Ａｌｃｍ￣２的导通电流密度，正向压降仅分别为３．８５和２．９５Ｖ。这些数值甚至优于Ｓｉｐｉｎ整流器和门可关断晶闸管。这种ＳｉＣ器件由于没有少于结，故可期望有优良的开关特性和坚固耐用性。此外，还基于峰值结温极限是由封装考虑来确定的观点，报道了热学分析结果。应用这种分析发现，５０００Ｖ的６Ｈ－ＳｉＣ和３Ｃ－ＳｉＣＭＯＳＦＥＴ和肖特基整流器将比相应的Ｓｉ器件大约小２０和１８倍。对ＳｉＣ的热学分析表明，这些器件能在比常规Ｓｉ器件高的温度和击穿电压下工作。还有，在管芯尺寸上也期望有明显的减少，这将会补偿其材料成本较高的不足。本文报告的分析结果对ＳｉＣ功率器件的制造将会起到强大的推动作用。     

有限差分法在静态电磁场计算中的应用

介绍了采用有限差分法求解特殊边界条件下二维静态电场问题,并将电磁场数值方法的思想体现在处理过程中。对场域中的电势、电位进行了具体的分析和计算,给出了用C语言进行编程计算得到场量数据的流程图,最后利用MATLAB强大的绘图功能对结果进行可视化。由文章研究问题所得图形结果可以清晰的看出静电场中的电势线及电场线的分布,同时也验证了电场线与等电位线相互垂直,以及电势在媒质分界面连续的经典理论。     

场板SOI RESURF LDMOS表面势场分布解析模型

以往对SOI器件的建模基本上基于漂移区全耗尽的假设,且大多未考虑场板对表面势场分布的影响。通过分区求解二维泊松方程,建立了场板SOI RESURF LDMOS表面电势和表面电场分布解析模型。该模型同时考虑了栅场板和漏场板的作用,既适用于漂移区全耗尽的情况,也适用于漂移区不全耗尽的情况。利用此模型和半导体器件仿真工具Silvaco,详细探讨了器件在不同偏压下栅场板和漏场板对漂移区表面电势和电场分布的影响。解析模型结果与数值仿真结果吻合良好,验证了模型的准确性。     

复杂静电场问题中电势零点选取的合理性

对一个复杂静电场问题分解为两个甚至多个子问题利用叠加原理进行电势求解时,如何合理地选取各个子问题的电势零点的问题进行了研究和讨论。首先讨论了电势参考点选取的任意性和相对性,然后通过一个实际的静电场问题引出了电势参考点选取的合理性。最后,从做功与能量和唯一性定理两个方面对电势参考点选取的合理性进行了分析与讨论。     

基于Matlab微带线静电场分析

推导出二维Laplace方程的有限差分公式,用Matlab语言编写程序,实例分析并绘制了屏蔽单微带线、屏蔽耦合微带线的等位线和电场强度分布图。实例计算结果表明:Matlab在解决实际的工程和数学问题中,具有使用更为简便、语句功能更强的特点,能直观地演示屏蔽微带线的电势分布图和场强立体分布图。     

复合介质层SOI高压器件电场分布解析模型

提出复合介质埋层SOI(compound dielectric buried layer SOI,CDL SOI)高压器件新结构,建立其电场和电势分布的二维解析模型,给出CDL SOI和均匀介质埋层SOI器件的RESURF条件统一判据.CDL SOI结构利用漏端低k(介电常数)介质增强埋层纵向电场,具有不同k值的复合介质埋层调制漂移区电场,二者均使耐压提高.借助解析模型和二维数值仿真对其电场和电势进行分析,二者吻合较好.结果表明,对低k值为2的CDL SOILDMOS,其埋层电场和器件耐压分别比常规SOI结构提高了82%和58%.     

VDMOS结构击穿电压的设计与分析

本文引用了附加有浮动电位保护环和场板的ＶＤＭＯＳ结构击穿电压的解析表达式，描述了浮动电位保护环和场板效应和穿通击穿电压的改进，经比较理论结果与测量数据有效好的一致性。     

电场对半导体GaAs量子阱中束缚磁极化子性质的影响

研究了在外加电场作用下无限深GaAs半导体量子阱中束缚磁极化子的性质,采用线性组合算符及幺正变换方法导出了量子阱中弱耦合束缚磁极化子的基态能量与阱宽、电场强度、磁感应强度、库仑束缚势的变化关系,同时讨论了振动频率和库仑束缚势、外场之间的变化关系.数值计算结果表明:基态能量的绝对值将随电场强度和库仑束缚势的增加而增加,随磁感应强度和阱宽的增加而减小.当阱宽较小时,量子尺寸效应较为明显.     

电场对半导体GaAs量子阱中束缚磁极化子性质的影响

研究了在外加电场作用下无限深GaAs半导体量子阱中束缚磁极化子的性质,采用线性组合算符及幺正变换方法导出了量子阱中弱耦合束缚磁极化子的基态能量与阱宽、电场强度、磁感应强度、库仑束缚势的变化关系,同时讨论了振动频率和库仑束缚势、外场之间的变化关系.数值计算结果表明:基态能量的绝对值将随电场强度和库仑束缚势的增加而增加,随磁感应强度和阱宽的增加而减小.当阱宽较小时,量子尺寸效应较为明显.     

电场中束缚极化子

采用线性组合算符及幺正变换方法研究了电场对量子阱弱耦合束缚极化子的性质的影响.推导出量子阱中束缚极化子的基态能量和库仑束缚势、电场和阱宽的变化关系.数值计算结果表明,基态能量因电场和库仑束缚势的不同而不同,随电场和库仑束缚势的增大而增大,随阱宽的增大而迅速减小.