多相并行FIR滤波器的FPGA高速实现方法

L路多相并行FIR滤波器的工作速率是单路串行FIR滤波器的L倍,基于多项式分解的多相并行FIR滤波器实现结构简单、计算复杂度小、滤波运算延迟少;针对多相并行FIR滤波器,给出了基于多项式分解的多相并行FIR滤波器优化实现结构的FPGA高速实现方法。归纳、整理和推导了2路至8路基于多项式分解的多相并行滤波器优化实现结构,并针对FPGA实现的具体特点给出了多相并行滤波器优化实现结构的FPGA高速实现方法。通过测试分析可知,给出的基于多项式分解的多相并行FIR滤波器优化实现结构的FPGA高速实现方法能够在FPGA上高速实现多相并行FIR滤波器。     

基于FPGA的高速DUC设计与高效实现

提出了一种基于FPGA实现高速数字上变频（DUC）的方法。该方 法采用一种新的多相内插滤波器的高效实现结构,利用多相内插滤波器中各分支滤波器间系 数的特点,使多相内插滤波器消耗的乘法器数量减少一半;并采用一种并行结构的数控振荡 器（NCO）,可产生高数据率的上变频本振信号。利用该方法为某雷达中频回波模拟器设计 了DUC模块,其输出数字中频信号的数据率可达1.2 Gsample/s,只消耗了少量资源,满足项 目需求。     

高吞吐率任意倍内插滤波器设计

提出了一种高吞吐率用于任意倍内插的并行FARROW滤波器。在串行FARROW内插滤波器的基础上,通过数学推导得出了基于多相分解的并行FARROW内插滤波器。该滤波器由并行FIR滤波器、多输入多输出选择器、累加器和乘加器构成,详细讨论了这些模块在FPGA上的实现方法。仿真试验表明:该并行结构滤波器能够在低时钟速率下提供高吞吐率的任意小数或整数倍内插,实现灵活的采样率变换。     

基于位并行DA结构的高速FIR滤波器

针对目前利用FPGA实现基于分布式算法(DA)FIR滤波器的不足,以及为了实现高速FIR滤波器,提出了一种位并行分布式算法结构的解决方案。采用位并行分布式算法和流水线式并行加法器树,在Xilinx Virtex5系列FPGA上实现了高速FIR滤波器。该滤波器工程经ISE 12.3综合、布局布线后,利用Modelsim SE 6.5和Matlab联合仿真。仿真结果表明,该设计可以提高滤波器处理速度,32阶的滤波器最高时钟频率可达到399.624 MHz。对滤波器进行进一步优化,节约了硬件资源占用。     

FIR滤波器的8路多相27子滤波器实现结构

高速FIR滤波器的8路多相直接分解实现结构的工作频率是单路串行实现结构的1/8,计算复杂度是单路串行实现结构的8倍。针对高速FIR滤波器的8路多相直接分解实现结构计算复杂度大这一问题,对FIR滤波器的多相并行实现结构进行了详细推导,提出了FIR滤波器的8路多相27子滤波器实现结构,提出的FIR滤波器的8路多相27子滤波器实现结构的计算复杂度是单路串行实现结构的3.375倍。FPGA实验验证了提出的FIR滤波器的8路多相27子滤波器实现结构的优越性。     

基于MVR CORDIC算法的DDC设计与实现

介绍了基干FPGA的数控振荡器(NCO)的实现方案,基于FPGA的FIR滤波器的实现方案,MVR CORDIC算法的基本原理;给出了基于MVR CORDIC算法的DDC设计,给出了基于FPGA的DDC仿真结果并对其性能进行了分析,结果表明DDC能够高速实时稳定可靠的工作,已应用于S波段遥测中频数字化接收机系统中.     

基于FPGA的数字上／下变频SOPC的设计与实现

在宽带中频软件无线电通信系统中，数字上变频（DUC）及下变频（DDC）是其核心技术之一。本文介绍了数字上／下变频的原理，给出了一种基于现场可编程逻辑器件（FPGA）的数字上／下变频片上可编程系统（SOPC）的设计方案，并重点讨论了有限冲击响应（FIR）滤波器的设计、内插器和抽取器的实时处理结构一多相滤波器结构以及数控振荡器（NCO）的实现。在Xilinx公司的FPGA集成开发软件ISE7．1中编写了相应的通信程序，并对整个系统进行了实验验证。结果表明系统稳定可靠，方案是可行的。     

DUC的FPGA实现及在EDGE-QAM中的应用

针对EDGE-QAM系统的应用,提出了利用FPGA芯片进行DUC处理,外接高速DAC进行数模转换,从而直接输出多通道射频QAM调制信号的方法。对DUC的结构及滤波器、NCO等关键模块的实现进行了阐述,并给出了实现后的实测结果。结果表明该技术非常适合多通道EDGE-QAM的应用,具有较高的输出性能。     

DUC的FPGA实现及在数字电视EDGE-QAM中的应用

针对EDGE-QAM系统的应用,提出了利用FPGA芯片进行DUC处理,外接高速DAC进行数模转换,从而直接输出多通道射频QAM调制信号的方法。对DUC的结构及滤波器、NCO等关键模块的实现进行了阐述,并给出了实现后的实测结果。结果表明该技术非常适合多通道EDGE-QAM的应用,具有较高的输出性能。     

一种基于FPGA的数字上变频系统的设计

在软件无线电发射机系统中，数字上变频（DUC）是其核心技术之一。本文介绍了数字上变频的原理，给出了一种基于现场可编程逻辑器件（FPGA）的数字上变频系统的设计方案，并重点讨论了有限冲击响应（FIR）滤波器的设计、内插器的实时处理一多相滤波器结构以及滤波器的多级实现。最后通过QuartusⅡ软件对该算法进行了仿真验证。     

基于FPGA的高速数字上变频器设计

介绍了一种利用FPGA芯片设计高速数字上变频器的方法。该方法采用一种新的多相插值滤波器结构,利用Xilinx FPGA中的硬核资源DSP48,极大地提高了系统的性能;采用一种并行结构的数字控制振荡器,可产生高数据速率的上变频本振信号。与传统方案相比,利用该方法设计的数字上变频器具有更好的性能和更大的实现灵活性,其输出数字中频信号的数据率可达1 GS/s。另外,利用FPGA芯片的可编程性,可根据需要下载不同的程序代码,以满足不同通信功能的要求。     

一种数字中频上变频器的设计与实现

基于家庭网络核心SoC平台，文章设计并实现了一种专用的数字中频上变频器；在系统级．利用系统建模工具MATLAB，完成了数字上变频器的行为建模及其功能划分；在电路级，完成了数字上变频器中主要功能模块的VLSI实现及其功能仿真。最后，搭建了基于Xilinx VirtexⅡ XC2V1000-4FG256 FPGA的家庭网络无线通信系统验证平台，验证了数字中频上变频器的功能，实现了家庭网络的无线通信协议。     

基于FPGA的高速数字下变频系统设计

基于FPGA设计了一高速数字下变频系统,在设计中利用并行NCO和多相滤波相结合的方法有效的降低了数据的速率,以适合数字信号处理器件的工作频率.为了进一步提高系统的整体运行速度,在设计中大量的使用了FPGA中的硬核资源DSP48.Xilinx ISE14.4分析报告显示,电路工作速度可达360MHz.最后给出了在Matlab和ModelSim中仿真的结果,验证了各个模块以及整个系统的正确性.     

基于FPGA技术的数字中频系统的设计

在数字中频的理论基础上,研究了数字中频的FPGA实现技术。包括NCO混频器、多速率信号处理(抽取和内插)模块、FIR滤波器模块在FPGA上的实现方式和结构。然后对数字中频系统中的各个模块利用MATLAB和DSP Builder进行了仿真,并使用QuartusⅡ编程实现。通过在软件上仿真数字中频系统,验证了本设计方案的正确性和可行性。     

功能可配置的数字变频芯片的研制与测试

为满足数字相控阵雷达对收发通道关键元器件国产化的需求,基于国内工艺线研制了一款数字变频芯片。该芯片包含双通道的数字下变频(DDC)与数字上变频(DUC)电路,通过LVDS 接口与SPI接口实现与上位机的数据交换。该芯片的抽取率/ 插值率、数字本振频率、相位偏置、通道幅度补偿系数、滤波器系数等参数均可配置,能够适应不同工作场景。通过修改数字变频器中数控振荡器(NCO)的相位偏置,可以实现对收发信号的移相操作,使与本芯片配对使用的TR组件可以取消移相器。通过门控时钟等低功耗设计大大降低了该芯片的平均功耗,减轻了供电与散热压力。经过芯片测试,该芯片的DDC与DUC的通带纹波<0. 05 dB,阻带衰减>70 dBc,平均功耗<1. 2 W,其功能与性能满足系统应用,为相控阵雷达收发通道的小型化与国产化提供了新的解决方案。     

基于FPGA的OFDM调制器设计与实现

介绍了OFDM信号的优点,并分析了其实现原理,提出一种OFDM高性能数字调制器的FPGA实现方案;采用自顶向下的设计思想,将系统分成FIR滤波器、数控振荡器、移相器、乘法电路和加法电路等5大模块,重点论述了FIR滤波器、数控振荡器的实现,用原理图输入、VHDL语言设计和调用FIR IP核相结合的多种设计方法,分别实现了...     

基于FPGA的高效数字下变频的设计与实现

介绍了一种基于软件无线电思想的高效数字下变频的实现方法,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的设计与实现.结合Matlab滤波器算法技术和在Quartus Ⅱ系统下仿真,改进了滤波器组结构和参数.仿真结果表明,基于FPGA设计的数字下变频能够满足多制式短波电台性能指标要求,并且减少硬件资...     

宽带短波信道模拟器中数字下变频的实现

宽带短波信道模拟器是一种运用仿真技术对真实的短波信道进行模拟的仪器。首先指出数字下变频在宽带短波信道模拟器中的作用。然后,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的实现方法。最后,结合Matlab算法仿真技术,不依赖FPGA的IP核,设计并实现了基于FPGA的数字下变频。功能与时序仿真结果表明:基于FPGA设计实现的数字下变频能够满足宽带短波信道模拟器性能指标要求,并且具有灵活性、通用性和修改参数方便等特点。