基于FPGA及MCU的AVS编码器设计

实现了对视频图像数据的采集﹑调度﹑实时编码及传输等功能。以FPGA实现的MCU为主控制器,对采集来的视频信号进行数据调度,将编码后的数据经I2C总线发送至上位机软件,同时对读取的码流解码,最终在PC终端上显示。根据硬件平台的结构特性,设计采用流水线结构对系统进行优化,保证了系统运行的高效性,实现了资源的最优化利用。在Xilinx Virtex-5的FPGA上实现并验证,系统可达的最高工作频率为170 MHz,且满足I帧的实时编码要求,实现高精度﹑高可靠性的AVS采编传输系统。     

AVS音频编解码性能分析

为了对AVS标准音频部分的编解码质量有一个客观评价，2005年8月，AVS标准工作组组织会员单位对AVS音频和LAME MP3进行了内部主观测试，测试结果表明：AVS音频强于LAME MP3；2005年底，AVS音频技术和EVD的ExAC音频技术进行了融合，为了验证融合的效果，又进行了一次主观测试，测试结果表明，融合后的AVS音频编解码质量得到小幅提高。     

AVS视频编码中熵编码器的硬件设计

简要介绍了AVS标准视频压缩部分的特点,重点研究AVS可变长熵编码的算法、结构,提出并行扫描的游程扫描方式和分段寻址的码表查表方式,提高了系统的速度以满足实时编码的要求.在此基础上,给出了主要的块变化系数熵编码器硬件结构.最后给出仿真波形及硬件综合结果,符合AVS视频编码标准,满足硬件加速的要求.     

基于FPGA的JPEG2000位平面编码器研究及实现

在JPEG2000编码系统中,EBCOT tire-1的位平面编码器的复杂编码运算是整个系统的瓶颈,为了加快位平面编码器运算的速度,我们提出并行VLSI架构,用来处理编码器中的并行程序预估和程序编码。我们以VerilogHDL编写硬件代码,并以Altera QuartusⅡ进行模拟硬件仿真。     

数字音频压缩技术和AVS音频标准的研究

对音频编解码标准发展的国内外现状作了简要的概述,重点介绍了目前正在制订的AVS音频标准,并对即将启动的AVS移动音频标准作了展望.     

适于CCD相机图像压缩的位平面编码器

针对目前JPEG2000中最优截断嵌入式块编码器硬件实现效率低且占用大量资源问题,提出一种适于CCD相机图像压缩的位面编码器(BPC)。BPC结构思想是基于数据路径详细分析来获得上下文窗口的。另外,使用自主研发的地面检测设备对采用BPC结构设计的JPEG2000图像压缩系统进行实验。实验结果表明,BPC结构CCD图像压缩系统可以稳定可靠地工作,BPC具有较高的工作性能,工作频率达到75 MHz。压缩系统与传统方法相比较,平均PSNR提高了0.91 dB,非常适于CCD相机的应用。     

AVS编码器中帧内预测模块的硬件设计

根据AVS标准中帧内预测算法的特点,提出了一种应用于AVS高清实时编码器的帧内预测硬件设计方案.该设计中将亮度和色度预测共用一个预测单元,采用6路数据并行流水处理的结构,提高了处理速度.同时在分析AVS帧内预测各模式算法的基础上,结合移位寄存器操作实现各模式运算单元的进一步资源共享,简化了参考数据选择机制,减少资源消耗.实验结果表明,该设计完全能够满足高清视频图像(1 920×1 080,30 f/s(帧/秒))实时编码要求.     

基于AVS视频标准的熵编码器的FPGA设计

AVS视频标准中的熵编码部分是将语法元素与量化系数进行Exb-Golomb编码与存储的重要环节。为了进一步提高熵编码器的效率,本文采用了一种检测＂哥伦布首位1＂的FPGA实现算法,用（run,level）联合坐标寻址查找2D-VLC码表,并用FIFO进行暂存和输出码流的方法,降低了运算量以及硬件资源,提高了运行速度。该Exb-Golomb熵编码器已通过RTL（Register Transfer Level）级仿真和综合,占用硬件资源LUT6359门,相比其他同类设计的AVS熵编码器,大大减少了硬件资源的占用。     

AVS无损音频编码标准——熵编码简介

AVS无损音频编码标准,简称AVS-LS,是AVS工作组制定的用于无损压缩音频数据的新标准。AVS-LS采用线性预测和熵编码来对音频数据进行压缩,其中熵编码器用于对线性预测产生的残差信号进行归一化处理及算术编码。介绍了AVS-LS熵编码器的结构及原理,并对AVS-LS的编码效率进行了测试。测试结果表明：AVS-LS的编码效率略低于MPEG-4 ALS,但高于MPEG-4 SLS和FLAC。     

DWT和位平面编码器的接口存储控制设计

在JPEG2000专用集成电路设计中，DWT和Tierl编码之间的接口存储器设计直接影响DWT变换的系数存储和LL子带数据的再读取，及为给Tierl的位平面编码器提供码块数据。本文使用了二块片内DPRAM实现上述存储，提出了一种简单而高效的读写策略，并实现了该方法的FPGA仿真，性能分析表明DWT和位平面编码器并行性接近90％。     

基于软硬件协同的AAC和AVS音频可重构解码器

在分析AAC和AVS音频特点的基础上提出了1种软硬件协同的AAC和AVS音频可重构解码器设计方案,这种方案能以很少资源以及较低的运行频率来实现2种压缩标准的解码。     

AVS数字音视频编解码标准

数字音视频编解码标准（AVS）是中国自主制订的数字电视、IPTV等音视频系统的基础性标准。AVS标准第2部分视频（AVS1-P2）属高效的第二代视频编码技术，相比于第一代标准MPEG-2。编码效率提高2—3倍，并且实现方案简洁，因此，AVS视频标准已经为IPTV，数字电视厂播等应用做好了充分的技术准备。同时，AVS标准具有专利许可方式简洁、相关标准配套的优势。这将为中国的IPTV、数字电视广播等重大信息产业应用及民族IT产业发展起到积极的推动作用。     

一种高效的AVS自适应环路滤波器硬件设计

提出了一种高效的AVS自适应环路滤波器的结构设计。滤波器设计了5级流水线结构,通过优化滤波顺序,合理地安排片上存储空间,大大缩短了处理一个宏块的周期。提出的设计结构,处理一个宏块只需要112个周期。实验表明,使用0.18μm SMIC CMOS库,在125 MHz频率下综合,所提出的结构只需20.7千门,可以被用于AVS高清视频的实时滤波处理。     

基于分数比特面提升的感兴趣区域编码

基于JPEG2000采用的最优截断嵌入式块编码的多通道扫描特性,提出了分数比特面提升的感兴趣区域(region ofinterest,ROI)编码算法,与现有基于比特面提升的同类算法相比,新算法不但可以更为精细地控制ROI图像质量,同时还支持多ROI编码和交互式ROI.仿真结果表明新算法对ROI图像质量的控制效果显著.     

基于AVS的高清晰度数字电视设计

阐述了基于AVS标准的高清晰度数字电视硬件结构和软件系统,执行AVS标准将促进我国数字音视频产业链的形成和完善,加快高清数字电视的全面发展.     

AVS中的音视频编码压缩技术

介绍了音视频编码标准AVS中的主要技术特点,对AVS标准所采用的主要技术进行了综述,给出了AVS视频标准与MPEG-4 AVC/H.264编码器性能的比较和分析,讨论了AVS的发展前景.     

适用于AVS的自适应环路滤波器硬件设计

设计了一种适合于AVS的自适应环路滤波器,由于计算复杂度高的特点,采用并行加流水的方法实现自适应环路滤波的硬件设计,达到了实时解码的要求.采用Verilog语言进行设计、仿真,通过FPGA验证.用0.18μmCMOS工艺库综合,电路规模为3万门左右,最高频率能够达到140MHz,可实时解码720p/1080i高清AVS码流.     

AVS-P10移动音频编解码标准与关键技术

为改变数字音视频的核心技术和专利长期受制于人的现状,AVS工作组指定由武汉大学牵头制定了移动音频编解码技术标准——AVS-P10,其先进的ACELP/TVC混合编码框架能保证在中低码率下对各种复杂信号进行编码,测试表明其性能与AMR-WB+相当。AVS-P10具有高效灵活的压缩特性、强大的错误保护机制、低复杂度模式及自主的知识产权状况,在3G通信、移动和网络多媒体信息业务等领域具有广泛的应用前景。