基于EDA技术的数字系统的系统综合方法探讨

利用在系统可编程逻辑器件CPLD和FPGA芯片进行数字系统设计时，采用不同的设计算法，对芯片资源的利用率会有不同的结果；因此，用VHDL源代码进行数字系统的设计实现时，为提高芯片资源的利用率，降低功耗，从设计开始就必须考虑一种适合于VHDL源代码综合和能够优化利用所选用芯片资源的设计算法；将系统按功能划分、按多进程进行算法描述，用VHDL源代码描述和综合，最后通过网表文件可得到综合结果；经综合结果分析，可找出一种最优的芯片内逻辑门阵列、寄存器、函数发生器、加法器、存储器和快速进位逻辑等资源的合理使用，使数字系统响应速度尽可能的快，功耗尽可能的低。     

VHDL语言在PLD编程中的应用

可编程逻辑器件（PLD）可实现很复杂的数字系统。VHDL语言能方便地进行数字系统描述，而且能使逻辑综合产生更大的设计密度。介绍了VHDL语言的程序结构、描述方式、特点，提出用VHDL语言设计PLD的流程。应用实例说明了利用VHDL语言可大大降低复杂PLD系统设计的难度，提高工作效率。     

VHDL数据流描述模型的优化设计

基于集成电路进行数字系统设计时,依据电路性能指标的描述,首先构造输入输出关系的真值表,建立算法模型,直接依据行为描述的真值表而设计的电路结构不明确,不利于逻辑综合;在行为域分析基础上优化设计,可得数据流描述模型,使VHDL描述模型简化,但其描述对所设计电路结构不明确,VHDL描述过程中要考虑一系列不适用于逻辑综合的约束条件的限制;门级结构域层次化优化描述模型给出明确的设计电路结构,通过描述模型对逻辑门级仿真可得到精确的电路的时序信息。     

数字系统的EDA方法

现代的电子电路或系统都离不开计算机辅助设计 (CAD -ComputerAidedDesign)工具的帮助 ,尤其是数字系统的描述、仿真及综合都离不开电子设计自动化技术 (EDA -ElectronicDesignAutomation)工具软件的支持。当前流行的各种EDA软件平台 ,支持VHDL语言输入功能 ,应用VHDL硬件描述语言 ,对系统采用top -down的设计方法。首先对系统功能在顶层模块上进行行为描述。然后对低层各模块进行行为描述、结构描述或混合描述。最后通过仿真及逻辑综合优化工具编译下载到可编程器件上 ,完成全部设计或综合过程。论述了高级语言VHDL的行为模块描述和结构模块描述 ,并通过一简单实例总结出混合模块的描述方法     

数字系统的EDA方法

现代的电子电路或系统都离不开计算机辅助设计（CAD－Computer Aided Desing)工具的帮助，尤其是数字系统的描述，仿真及综合都不离不开电子设计自动化技术（EDA－Electronic Design Automation)工具软件的支持，当前流行的各种EDA软件平台，支持VHDL语言输入功能，应用VHDL硬件描述语言，对系统采用top-down的设计方法，首先对系统功能在顶层模块上进行为描述，然后对低层各模块进行行为描述，结构描述或混合描述，最后通过仿真及逻辑综合优化工具编译下载到可编程器件上，完成全部设计或综合过程，论述了高级语言VHDL的行为模块描述和结构模块描述，并通过一简单实例总结出混合模块的描述方法。     

基于VHDL语言的快速Reed-Solomon译码器设计

设计了能纠正一个符号错误的 RS(Reed-Solomon)译码器,给出了该译码器的 VHDL 模型。利用XILINX 公司的 Foundation Series 3.1i 集成设计环境完成了该 RS 译码器的 VHDL 源代码输入、功能仿真、布局与布线、时序仿真, 并用 XC4005EPC84可编程逻辑芯片实现了电路设计。     

基于FPGA的数字式抢答综合仪的设计与研究

传统的数字式抢答综合仪多数由单片机或集成数字芯片来实现,文中介绍了基于VHDL硬件描述语言进行数字式抢答综合仪设计的一般思路和方法。选择Altera公司低功耗、低成本、高性能的FPGA芯片,采用quar-tusⅡ8.1开发工具进行了程序的编译和功能仿真。最后给出了部分VHDL源程序和仿真结果,仿真结果表明该系统的设计方...     

硬件描述语言在数字系统设计中的应用

硬件描述语言（VHDL）是数字系统高层设计的核心,是实现数字系统设计新方法的关键技术之一。本文介绍了硬件描述语言的功能特点,并通过彩灯控制系统的设计过程（给出了仿真结果）,介绍应用硬件描述语言及自动综合系统以自顶向下的方法进行大规模数字系统设计的过程,揭示了硬件描述语言设计数字系统、逻辑综合和仿真等技术在数字系统设计中的重要地位和作用。     

基于VHDL语言的嵌入式微处理器的设计

详细介绍了用VHDL语言设计可逻辑综合的32位嵌入武微处理器及其实现过程。微处理器指令系统构架采用MIPS结构,设计上使用结构化编程方法,将微处理器内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后,通过EDA工具进行微处理器内核的逻辑综合和功能仿真。最后,在可编程逻辑器件上实现完整的微处理器内核。     

基于CORDIC算法的微小卫星接收机设计及实现

针对微小卫星测控应答机的体积、重量及其功能灵活性,研究了接收机载波恢复环的实现方法.在分析已有载波恢复方法的基础上,采用正交欠采样技术,提出了一种基于CORDIC算法的全数字载波恢复环接收机结构.该结构省略了复数混频器中4个计算量非常大的乘法器和直接数字频率合成中的大查找表,大大节省了计算复杂度和硬件资源.利用Matlab系统仿真和ModelSim硬件描述语言仿真验证了方案的可行性.并在一块FPGA上综合了载波恢复环的VHDL设计代码,需要的逻辑资源仅为3.6%,最大工作频率可达226 MHz.整个设计方法可应用到其他可重构的接收机设计中.     

硬件描述语言VHDL在数字系统设计中的应用

VHDL语言作为一种新型的硬件描述语言，主要用于数字电路与系统的描述、模拟和自动设计，是当今电子设计自动化（EDA）的核心技术．文章通过四位乘法器的实例详细介绍了用VHDL语言设计数字系统的流程和方法，并通过仿真实现预定日的．结果表明，VHDL语言在数字系统设计中具有硬件描述能力强，设计方法灵活等优点，从而大大降低了数字系统设计的难度，提高了工作效率．     

扩频通信专用芯片Z87200原理

介绍了ZLOG电信公司生产的Z872 0 0直接系列数字脉冲调制解调芯片的硬件结构及其工作原理。该芯片包括发送部分、接收部分和控制部分 ,是全数字化芯片 ,Z872 0 0将扩频通信收发主要电路的各个部分都集成于一块 10 0个引脚的芯片中 ,是一种智能化、可编程、可在全双工和半双工下工作的扩频收发芯片 ,它包括差分译码、调制器、PN码发生器、数控振荡器、匹配滤波器、数字向下变换器、功率检测器、符号跟踪处理器、自动频率控制器及环形滤波器等模块。功能寄存器的设计及使用是芯片设计的关键 ,必须正确设置各个功能寄存器的值 ,才能完成设计要求。介绍了直接系列扩频调制解调芯片的主要硬件组成原理 ,重要系统参数 ,实验结果 ,测试指标和设计中的经验 ,可供设计人员参考     

可编程逻辑器件在抢答器电路设计中的应用

针对实际应用的需要，利用可编程逻辑器件设计了抢答器.该抢答器单元电路的软件设计分别利用原理图设计、硬件描述语言设计完成.设计了控制主电路、数字显示电路、倒计时显示、违犯规定电路、编码译码电路功能，并利用美国Altera公司的MAX PLUSII工具软件完成了编译仿真验证；硬件选择Altera的MAX74000S系列的EPM7128LC84 15芯片来实现抢答器的系统功能.该抢答器具有很强的功能扩充性，应用效果良好.     

基于Fuzzy-PID的电液位置伺服控制系统的FPGA设计与实现

本文以电液位置伺服机械手第一关节为研究对象,设计了一种基于VHDL设计、FPGA实现的Fuzzy-PID控制器。分析了模糊（Fuzzy）自整定PID参数的模糊逻辑推理和控制器算法结构,根据自顶向下的流程,对Fuzzy-PID控制器进行了VHDL分层设计,详细说明了模糊逻辑推理、模糊自整定PID电路架构、数据缓存和I/O接口控制的设计原理,最后下载到FPGA芯片实现了Fuzzy-PID控制器。实验表明,FPGA作为单一控制器实现Fuzzy-PID控制算法是可行的和有效的。     

基于CPLD的BCH码编/译码器的设计与实现

为提高BCH编/译码器系统性能,使硬件设计更具灵活性,提出了一种基于CPLD的BCH编/译码器实现方法。通过设计BCH(57,44,6)编/译码器,对BCH码的构造方法、BCH编/译码器进行了研究。论述了一种基于复杂可编程逻辑器件、采用模块化设计思想、利用VHDL硬件描述语言实现BCH编/译码器的方法;在QuartusⅡ软件环境下给出了BCH(57,44,6)编/译码器的仿真结果,并在CPLD器件上验证实现。仿真和实验都证明了这种方法的可行性和正确性。