一种在高速I/O接口嵌入边界扫描电路的方法

描述了一种对原电路具有最低影响的,将边界扫描单元嵌入到高速I／O接口电路的方法。在该方法中,我们对传输端利用1149．1标准。将边界扫描驱动寄存器插入到低速并行端口。而在接受端则利用IEEE 1149．6标准将边界扫描接收寄存器插人到高速串行端口。在并行端插人边界扫描驱动单元可以减少数据传输的延迟时间,降低对原电路正常工作的影响。在接受串行端插入扫描接收单元可以对交流耦合高速I／O口进行有效的测试。最后通过芯片测试举例证实了使用该方法确实能够对高速I／O口进行工艺缺陷的测试。同时又不影响原电路的正常工作。     

应用于FPGA芯片的边界扫描电路

针对在FPGA芯片中的应用特点，设计了一种边界扫描电路，应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现，兼顾芯片功能的测试；同时，加入了器件编程功能。在电路设计中采用单触发器链寄存器技术，节省芯片面积。版图设计采用0．6μm标准CMOS工艺，并实际嵌入FPGA芯片中进行流片。该电路可实现测试、编程功能，并符合IEEE1149．1边界扫描标准的规定，测试结果达到设计要求。     

IDT推出可编程PLL时钟发生器

IDT公司日前推出可编程时钟发生器新系列。新器件基于EEPROM的可编程序平台，采用IDT可编程时钟以及增强的多相位锁相环路(PLL)架构，符合IEEE1149．1a的JTAG端口编程于边界扫描规范，适用于通信、数字消费和工业市场等领域。     

IDT推新可编程多相位锁相环路时钟发生器

IDT近日宣布推出可编程时钟发生器新系列。新器件使基于EEPROM的可编程序平台从上一代IDT可编程时钟以及增强的，多相位锁相环路（PLL）架构更容易为客户提供通用性和高性能的完美组合。该产品符合IEEE1149．1a的JTAG端口编程和边界扫描规范，体现了该公司为满足设计师和生产商需求提供定时器件的承诺。新的可编程时钟发生器的性能和特点使之广泛适用于通信、数字消费和工业市场。     

基于ARM＋FPGA的重构控制器设计

为满足可重配置系统的灵活性要求,介绍了一种“ARM处理器＋FPGA”结构的重构控制器的设计,提出由ARM微处理器通过模拟JTAG接口的FPGA在系统配置目标可编程器件的方法。给出系统设计的硬件结构,并详细介绍了JTAG在系统配置FPGA的时序要求,以及在此结构中如何利用IEEE JTAG 1149．1边界扫描测试技术和喵述JTAG总线标准的XSVF格式配置文件来实现对目标可编程器件进行在系统配置。     

基于JTAG的SoC开发接口设计

文章提出一种应用在SoC系统中的开发接口,用于边界扫描测试、调试、程序流跟踪等。在处理器、外设内核和开源（GDB）、商业的调试／仿真器或边界扫描测试设备之间提供支持。通过IEEE1149．1JTAG协议接口提供外部调试／仿真器、边界扫描测试设备与内核之间的连接。为了使设计具有实用价值和通用性,该设计重点实现了硬件调试功能中最基本最重要的部分,力求结构简洁、工作可靠。文中的设计通过仿真验证,证明其设计可靠、方案可行,具有很好的实用价值。     

边界扫描测试技术的原理及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法，他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的测试。自从1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE1149．1—1990标准以后，边界扫描技术得到了迅速发展和应用。利用这种技术，不仅能测试集成电路芯片输入／输出管脚的状态，而且能够测试芯片内部工作情况以及直至引线级的断路和短路故障。对芯片管脚的测试可以提供100％的故障覆盖率，且能实现高精度的故障定位。同时，大大减少了产品的测试时间，缩短了产品的设计和开发周期。边界扫描技术克服了传统针床测试技术的缺点，而且测试费用也相对较低。这在可靠性要求高、排除故障要求时间短的场合非常适用。特别是在武器装备的系统内置测试和维护测试中具有很好的应用前景。本文介绍了边界扫描技术的含义、原理、结构，讨论了边界扫描技术的具体应用。     

基于JTAG标准的电流模A/D转换器可测试性设计

边界扫描技术是一种重要的可测试性设计（DFT）技术，该技术不仅可以测试芯片或PCB之间的管脚连接是否存在故障，还可以测试芯片的逻辑功能。JTAG标准是该技术的相关协议。以JTAG标准为基础，结合一款新型电流模A／D转换器的测试需求，提出了一种基于JTAG标准的扫描测试结构，完成对电流模A／D转换器的参数测试。     

SOC芯片DFT研究与设计

文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括：含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。     

基于边界扫描的板级动态扫描链路设计策略

边界扫描技术是一种新型的VLSI电路测试及可测性设计方法。但是在扫描链路的设计中如何将不同厂家、不同型号、不同工作电压的Bs器件实现JTAG互连，如何将边界扫描测试、在线编程和在线仿真结合起来一直是一个亟待解决的问题。为了解决上述问题，文中提出了两种基于边界扫描技术的板级动态链路设计方法。该方法不仅能完成边界扫描测试，还能完成在线编程或在线仿真等功能，具有很好的测试设计灵活性。     

PLL时钟发生器

IDT公司日前宣布推出可编程时钟发生器系列。新器件符合IEEE 1149.1a的JTAG端口编程和边界扫描规范，适用于通信、数字消费和工业市场。     

基于NiosII的边界扫描控制核的设计

本文基于ALTERA公司的Nios软核＋可编程资源FPGA的SOPC平台设计了一个边界扫描控制器IP核。该控制器基于Allera的SOPC系统及Avalon总线规范,完成自定了边界扫描控制核的设计方案及设计流程,通过SOPC中的Avalon总线接口,该控制器产生符合IEEE1149．1标准的边界扪描测试系统,能实现各种边界扫描测试。提高了系统设计的灵活性,加速了边界扫描测试效率。仿真及实验结果表明,该设计能够完成有效高速的边界扫描测试。     

多链扫描可测性设计中扫描链的选取

本文提出了多链扫描可测性设计中扫描链的构造方法．根据电路的规模、输人／输出管脚数及测试时间的要求确定扫描链个数，引人临界时间的概念，采用动态编程的方法确定每条链中的扫描触发器．采用该方法，计算速度比传统方法显著提高，同时节省了存储空间．     

一种基于边界扫描的FIFO测试方法

针对含先进先出存储器(FIFO)电路板故障检测的问题,提出一种基于边界扫描技术编写Macro对FIFO进行读写数据的测试方法,介绍边界扫描技术测试FIFO的基本原理。通过设计适配板,应用边界扫描测试工具ScanWorks,建立边界扫描链路,编写Macro测试代码,利用JTAG接口进行间接控制,实现对FIFO进行故障检测。给出了测试系统硬件框图、简述了适配板设计要点,提供FIFO电路连接图和软件流程图,并分析FIFO测试的完备性,最后还对FIFO进行了测试验证。     

边界扫描测试的原理及应用设计

文章介绍了边界扫描测试的原理 ,分析了联合测试行动组JTAG控制器的逻辑状态 ,并给出了JTAG测试具体应用的VHDL原代码和逻辑仿真波形。利用JTAG接口可以方便地进行复杂IC芯片连接的故障定位 ,灵活控制IC芯片进入特定的功能模式等。     

HT48FxxE：Flash MCU

Holtek半导体推出工业级八位I／O型快闪微控制器（Flash MCU）HT48FxxE系列，快闪程序内存（Flash Program ROM）可重复10万次读／写，数据存储器EEPROM可重复100万次读／写，全系列皆符合工业上-40℃-85℃工作温度与高抗噪声的性能要求。     

基于JTAG的计算机硬件实验系统的设计与实现

介绍了一种利用自建JTAG边界扫描结构、基于FPGA实现的计算机硬件实验教学系统。针对系统中计算机与FPGA内实验电路的信息交换以及对实验电路的运行控制两个关键点进行了研究,将边界扫描测试协议作为信息传递手段实现了计算机与FPGA内部实验电路以及运行控制器之间的数据通信。设计了自建JTAG边界扫描结构,并设计了相对通用的运行控制器以实现对不同计算机硬件课程不同实验电路的运行控制。设计以STM32作为主控芯片的USB和JTAG协议之间的协议转换器,用以连接计算机和FPGA中的自建JTAG边界扫描结构。以16位微程序控制的微处理器作为目标实验电路,在AlteraDE2-115教育开发板上对该系统进行了实现和验证。试验表明,该系统在可靠性、稳定性等方面均能满足高校计算机硬件实验的需求。     

支持IEEE1149.7标准的边界扫描控制器的设计与研究

为解决复杂芯片的测试与调试问题,提出支持IEEE 1149.7标准的边界扫描控制器。在对IEEE 1149.7标准和边界扫描测试技术进行深入研究的基础上,利用上位机进行软件编程,通过QuartusⅡ平台进行IP核的开发,成功设计出了支持IEEE 1149.7标准的边界扫描测试控制器。实验结果表明,控制器能够产生符合IEEE 1149.7标准的两线星型信号和四线输出信号。     

MC68HC908GP32 MCU的Flash存储器在线编程技术

文章阐述了Flash存储器的主要特点，分析了Motorla M68HC08毓内嵌Flash存储器结构特点，以MC68HC908GP32MCU为例讨论了Flash存储器的编程要点，并给出了在线编程实例，对技术难点进行了分析。     

多链扫描可测性设计中扫锚链的选取

本文提出了多链扫描可测性设计中扫描链的构造方法。根据电路的规模，输入／输出管脚数及测试时间的要求确定扫描链个数，引入临界时间的概念，采用动态编程的方法确定每条链中的扫描触发器；采用该方法，计算速度比传统方法显著提高，同时节省了存储空间。